基于Verilog的FIR數(shù)字濾波器設(shè)計與仿真

摘 要： 設(shè)計一種基于Verilog的FIR數(shù)字低通濾波器。在結(jié)構(gòu)上改變了以往乘法器和加法器的簡單結(jié)合，利用分布式算法構(gòu)造查找表進(jìn)行乘累加運(yùn)算，節(jié)約資源占用并且提高運(yùn)算速率。利用Matlab工具設(shè)計和獲取濾波器參數(shù)，并且進(jìn)行仿真驗證。濾波器參數(shù)量化后形成查找表，利用Verilog HDL語言對硬件電路模塊進(jìn)行設(shè)計描述，并且用ModelSim進(jìn)行整個硬件電路系統(tǒng)的功能仿真，驗證了設(shè)計的正確性。設(shè)計在速度和面積方面做了折中和優(yōu)化，成功實(shí)現(xiàn)了數(shù)字濾波的功能。

關(guān)鍵詞： Verilog； 數(shù)字濾波器； 分布式算法； FIR

中圖分類號： TN713?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2016）10?0001?04

Design and simulation of FIR digital filter based on Verilog

HE Yunliang， GENG Shuqin， WANG Jinhui

（College of Electronic Information Control Engineering， Beijing University of Technology， Beijing 100022， China）

Abstract： A FIR digital low?pass filter based on Verilog was designed and changed in its the structure. It isn’t a commonly used simple combination of multipliers and adders， but the distributed algorithm was used to construct a lookup table to achieve the multiply?accumulate operation. Resource occupation was reduced and the operating rate was improved by this way. The Matlab was used to obtain parameters of the filter. The look?up table is formed by quantification of the parameters. The hardware circuit modules are designed and are described with Verilog HDL. The functional simulation of the whole hardware circuit system was conducted to verify correctness of the design by ModelSim. A compromise and optimization in speed and area were made， by which the functions of digital filtering were achieved successfully.

Keywords： Verilog； digital filter； distributed algorithm； FIR

從帶有干擾的原始信號中提取有效信號并對其進(jìn)行處理，幾乎是所有科學(xué)技術(shù)領(lǐng)域都必然涉及的重要環(huán)節(jié)。信號處理的任務(wù)主要是對信號進(jìn)行采樣接收、頻譜分析、域變換、綜合和估值識別等[1]?，F(xiàn)在的信號處理的系統(tǒng)主要分為兩大類：模擬信號處理系統(tǒng)和數(shù)字信號處理系統(tǒng)。數(shù)字信號處理，主要是利用計算機(jī)或?qū)Ｓ锰幚碓O(shè)備對數(shù)字信號進(jìn)行分析、變換、綜合、估計與識別等進(jìn)行加工處理。數(shù)字信號處理的核心的內(nèi)容主要是傅里葉變換和數(shù)字濾波。而其中數(shù)字濾波技術(shù)的主要任務(wù)是從帶有噪聲干擾的信號中提取所需要的有效信號，而抑制不需要的噪聲信號。數(shù)字濾波器（Digital Filter）是用來對輸入信號進(jìn)行濾波的硬件或軟件。它的輸入和輸出均為數(shù)字信號，并通過一定運(yùn)算關(guān)系改變輸入信號所含頻率成分的器件[2]。與模擬濾波器相比，數(shù)字濾波器的處理的信號形式，實(shí)現(xiàn)濾波的方法不同，因此數(shù)字濾波器具有精度高、穩(wěn)定，體積小、重量輕、靈活，不要求阻抗匹配等優(yōu)點(diǎn)。數(shù)字濾波器在實(shí)驗和現(xiàn)實(shí)的生產(chǎn)生活中起著廣泛和重要的作用。

1 FIR數(shù)字濾波器原理及結(jié)構(gòu)

1.1 FIR數(shù)字濾波器原理和特點(diǎn)

數(shù)字濾波器分為有限沖激響應(yīng)（FIR）數(shù)字濾波器和無限沖激響應(yīng)（IIR）數(shù)字濾波器兩種，這兩種濾波器均被廣泛應(yīng)用于數(shù)字信號處理系統(tǒng)中。IIR數(shù)字濾波器設(shè)計方便簡單，但是它的相位具有非線性，所以要求全通網(wǎng)絡(luò)進(jìn)行相位的校正，而且它的穩(wěn)定性難以保障。而FIR濾波器具有很好的線性相位特性，使得它越來越受到廣泛的重視[3]。FIR數(shù)字濾波器是一個線性時不變系統(tǒng)，所以N階因果有限沖激響應(yīng)濾波器可以用傳輸函數(shù)H（z）來描述：

將上式中的第二部分展開，重新分別求和，這也是“分布式算法”名稱的由來，可以得到：

化簡為：

要設(shè)計的濾波器的參數(shù)如圖3所示：設(shè)計低通濾波器，采用窗函數(shù)中的Kaiser窗來實(shí)現(xiàn)，Beta值為2.116，Wc為0.4。按照給定的參數(shù)設(shè)計數(shù)字濾波器，得到的沖擊響應(yīng)、線性相位和幅度響應(yīng)如圖4所示，可見第一旁瓣響應(yīng)小于-30 dB，符合設(shè)計要求。由于Matlab計算得到的濾波系數(shù)均為有符號浮點(diǎn)值，但在后續(xù)利用硬件描述語言對數(shù)字濾波器進(jìn)行 RTL 建模和功能仿真時，濾波系數(shù)都必須為定點(diǎn)值。因此，還需要將這些浮點(diǎn)形式的濾波系數(shù)定點(diǎn)量化[8]。將量化后轉(zhuǎn)換成補(bǔ)碼形式，得到的系數(shù)如表1所示。

3.2 Matlab仿真和結(jié)果分析

把設(shè)計的濾波器實(shí)例化，并在Matlab中Simulink工具下仿真，測試它是否可以完成濾波功能。搭建測試平臺如圖5所示。給定高頻和低頻兩個測試信號，并將這兩個測試信號混合，混合后的信號如圖6所示。然后再通過濾波器，經(jīng)過濾波器處理的信號如圖7所示，觀測輸出信號是否可以成功地濾掉高頻信號，保留理想的低頻信號。

4 模塊描述和仿真

4.1 模塊描述

上文中證實(shí)了該數(shù)字濾波器功能的正確性，開始把整個設(shè)計劃分成各個功能模塊，并且定義各個模塊的功能，然后對濾波器的各個功能模塊進(jìn)行硬件語言描述，形成各個模塊的實(shí)例。

移位寄存模塊的功能是將輸入的數(shù)據(jù)在時鐘的上升沿依次進(jìn)行移位寄存，即就是產(chǎn)生一次數(shù)據(jù)延遲的過程。因為抽頭系數(shù)的對稱性，所以可以把首尾的輸入系數(shù)預(yù)先進(jìn)行相加處理，然后對這個預(yù)相加的結(jié)果再進(jìn)行數(shù)據(jù)的處理，合二為一，這樣可以節(jié)省芯片面積和運(yùn)算時間。串并轉(zhuǎn)換模塊，把并行的數(shù)據(jù)轉(zhuǎn)化為串行的數(shù)據(jù)，然后輸入到查找表中進(jìn)行查找。查找表模塊，該模塊的作用是對輸入的數(shù)據(jù)進(jìn)行查找，輸出查找表結(jié)果。查找表結(jié)構(gòu)相加模塊的功能是把查找表中輸出的數(shù)據(jù)進(jìn)行相加。

計算模塊的功能是把相加后的數(shù)據(jù)進(jìn)行加或者減操作，輸出最終的結(jié)果。整合好的電路頂層連接如圖8所示。

5 結(jié) 語

本文設(shè)計實(shí)現(xiàn)了FIR數(shù)字低通濾波器，整個設(shè)計分成濾波器系數(shù)設(shè)計提取和濾波電路的Verilog實(shí)現(xiàn)。濾波系數(shù)設(shè)計提取利用Matlab工具，并用其進(jìn)行仿真驗證，證明該濾波算法原理的正確性。采用自頂向下的設(shè)計方法，將FIR濾波器系統(tǒng)劃分為若干電路的模塊，分別對各個模塊進(jìn)行Verilog設(shè)計實(shí)現(xiàn)，最后整合成整個濾波器電路，經(jīng)過仿真驗證了其功能的正確性。

參考文獻(xiàn)

[1] 戴明禎.數(shù)字信號處理的硬件實(shí)現(xiàn)[M].北京：航空工業(yè)出版社，1998.

[2] 劉朋全.基于FPGA的FIR數(shù)字濾波器的設(shè)計和實(shí)現(xiàn)[D].西安：西北工業(yè)大學(xué)，2006.

[3] 王旭東，潘明海.數(shù)字信號處理的FPGA實(shí)現(xiàn)[M].北京：清華大學(xué)出版社，2011.

[4] 劉福泉.基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)[D].北京：北京郵電大學(xué)，2012.

[5] 王一海，俞筱楠，姜志鵬.并行分布式算法FIR濾波器的FPGA實(shí)現(xiàn)[J].電子器件，2012，35（5）：545?548.

[6] 王天云.基于分布式算法FIR濾波器的FPGA實(shí)現(xiàn)[J].艦船電子工程，2005，25（5）：107?110.

[7] 孫耀奇，高火濤，熊超，等.基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計及實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2008，31（11）：89?92.

[8] 王赟松.FIR數(shù)字濾波器設(shè)計[D].西安：西安電子科技大學(xué)，2012.