Buck型DC-DC電路振鈴現(xiàn)象的抑制

來鵬飛，陳 峰，曹發(fā)兵，李 良

（無錫中微愛芯電子有限公司，江蘇 無錫 214072）

?

Buck型DC-DC電路振鈴現(xiàn)象的抑制

來鵬飛，陳 峰，曹發(fā)兵，李 良

（無錫中微愛芯電子有限公司，江蘇 無錫 214072）

摘 要：Buck型DC-DC電路在負(fù)載較大時(shí)，外接電感電流在一個(gè)調(diào)制周期內(nèi)會(huì)出現(xiàn)減小到零的情況。為了防止電路進(jìn)入強(qiáng)制連續(xù)導(dǎo)通模式（FCCM），電感電流反向，導(dǎo)致負(fù)載電容通過續(xù)流NMOS管放電，降低DC-DC的轉(zhuǎn)換效率，需要設(shè)計(jì)保護(hù)電路在電感電流減小到零時(shí)檢測電感前端電壓，當(dāng)電壓大于零時(shí)強(qiáng)制關(guān)斷NMOS管，使電路工作于斷續(xù)導(dǎo)通模式（DCM）。由于開關(guān)管寄生電容與外接電感LC形成振蕩回路，電感殘余電流產(chǎn)生振鈴現(xiàn)象。為了抑制振鈴現(xiàn)象，通過控制電路在LXC與地之間接入阻尼電阻，減小電容的等效并聯(lián)電阻，加快振蕩衰減。

關(guān)鍵詞：Buck型變換器；DC-DC電路；抗振鈴；阻尼電阻

1　引言

Buck型DC-DC變換器在寬泛的工作電壓內(nèi)具有很高的轉(zhuǎn)換效率，使之成為便攜式電子設(shè)備優(yōu)先選擇的電源管理電路。目前集成DC-DC電路為了提高效率多采用開關(guān)型調(diào)整器，工作過程中伴隨較高頻率的開關(guān)切換，期間輸出高頻噪聲容易對系統(tǒng)中RF等噪聲敏感電路的正常工作產(chǎn)生干擾，尤其當(dāng)DC-DC電路負(fù)載電流較小時(shí)，電路進(jìn)入DCM狀態(tài)，由外接儲(chǔ)能電感和電路內(nèi)部開關(guān)功率管寄生電容形成的諧振回路會(huì)產(chǎn)生明顯的振蕩，需要采取有效的措施抑制振鈴現(xiàn)象。

本文首先介紹了Buck電路的工作原理，然后分析了振鈴現(xiàn)象產(chǎn)生的原因以及Buck電路中抗振鈴電路設(shè)計(jì)的困難，最后提出一種采用阻尼電阻抑制振鈴現(xiàn)象的方法。

2　振鈴現(xiàn)象的形成

2.1Buck型DC-DC工作原理

Buck型DC-DC變換器拓?fù)浣Y(jié)構(gòu)如圖 1所示。儲(chǔ)能電感L在控制開關(guān)K導(dǎo)通時(shí)將流過的電流iL轉(zhuǎn)換成磁能存儲(chǔ)，同時(shí)防止輸入電壓Ui直接作用于負(fù)載電阻RL，產(chǎn)生大的電流，對負(fù)載產(chǎn)生沖擊，然后在控制開關(guān)關(guān)斷時(shí)把磁能轉(zhuǎn)化成電能為負(fù)載提供能量；儲(chǔ)能電容CL在開關(guān)導(dǎo)通時(shí)將流過電感的部分電流以電荷形式存儲(chǔ)，然后在開關(guān)關(guān)斷時(shí)通過負(fù)載放電，提供能量；續(xù)流二極管D在控制開關(guān)關(guān)斷時(shí)為儲(chǔ)能電感釋放能量提供電流通路。在控制開關(guān)關(guān)斷時(shí)，儲(chǔ)能電感將產(chǎn)生反電動(dòng)勢使電流iL由反電動(dòng)勢eL的正極流出，通過負(fù)載電阻，再經(jīng)過續(xù)流二極管后回到反電動(dòng)勢eL的負(fù)極。

圖1　Buck型DC-DC電路拓?fù)浣Y(jié)構(gòu)

Buck型DC-DC電路的具體組成如圖2所示。拓?fù)浣Y(jié)構(gòu)中的開關(guān)K及續(xù)流二極管D分別采用PMOS管MP和NMOS管MN實(shí)現(xiàn)。D1與D2是MOS管襯底寄生二極管，CP是MOS管漏端的寄生電容。由于開關(guān)管MN和MP面積較大，所以CP值往往也很大。Buck電路穩(wěn)定工作時(shí)，電感電流iL的有效值等于流過負(fù)載的電流, 下面按照電路的3種工作模式進(jìn)行分析[1]。

圖2　Buck型DC-DC具體電路

2.2CCM狀態(tài)

當(dāng)負(fù)載電流較大(負(fù)載較小)時(shí)，電感電流iL在一個(gè)調(diào)制周期內(nèi)不會(huì)下降到零，電流方向也不會(huì)發(fā)生變化，此時(shí)電路進(jìn)入連續(xù)導(dǎo)通模式（CCM）[2]，如圖3 （a）所示。調(diào)制周期包括2個(gè)階段。在t1階段，P管導(dǎo)通，N管關(guān)斷，電感兩端電壓VL=VIN-VO＞0，電感電流iL連續(xù)上升；在t2階段，P管關(guān)斷，N管導(dǎo)通，電感兩端電壓VL=-VO＜0，電感電流連續(xù)減小。在t1階段，寄生電容CP通過MN短路到地；在t2階段，CP通過MP與VIN構(gòu)成低阻回路。整個(gè)周期交流等效電路與t2階段的直流通路相同，如圖 3（c）t2所示。

圖3　Buck電路工作模式及對應(yīng)的等效電路

圖 3（d）t2中由RL、CL、L構(gòu)成的回路中[3]：

根據(jù)KCL定律：

將以上3式帶入（4）式計(jì)算得：

（5）式的特征方程為：

特征根為：

根據(jù)電感、電容、電阻的取值不同，RLC回路會(huì)有3種阻尼狀態(tài)：

（1）當(dāng)(1/2RLCL)2＞1/LCL時(shí)，為過阻尼狀態(tài)；

（2）當(dāng)(1/2RLCL)2=1/LCL，為臨界阻尼狀態(tài)；

（3）當(dāng)(1/2RLCL)2＜1/LCL，為欠阻尼狀態(tài)，LXC處出現(xiàn)衰減振蕩，頻率為：

通過上面的公式可以得出，振蕩會(huì)隨著RL的減小而加快，當(dāng)RL足夠小時(shí)，Buck電路進(jìn)入過阻尼狀態(tài)，LXC處不會(huì)振蕩。通常Buck電路外圍負(fù)載電容較大，欠阻尼振蕩的頻率只有幾十kHz，遠(yuǎn)小于電路內(nèi)部開關(guān)調(diào)制頻率（MHz級），如果負(fù)載電阻較小，振蕩會(huì)很快消失，在調(diào)制過程中不會(huì)對電路造成干擾。

2.3FCCM狀態(tài)

同步拓?fù)浣Y(jié)構(gòu)中采用NMOS開關(guān)管代替續(xù)流二極管，NMOS的導(dǎo)通壓降遠(yuǎn)小于二極管的壓降，雖然顯著減小了續(xù)流通路的導(dǎo)通損耗，但是當(dāng)負(fù)載電流較小(RL較大)時(shí)，電感L電流iL在一個(gè)調(diào)制周期內(nèi)會(huì)下降到0，此時(shí)VND仍然為高電平，MN仍然導(dǎo)通，CL通過電感L對地放電，電感電流方向發(fā)生變化，電路進(jìn)入FCCM[4]，如圖 3（b）所示。此時(shí)Buck電路包括3個(gè)階段，t1、t2階段與CCM類似，t3階段的等效電路如圖 3（d）t3所示。如果Buck電路用于對電池充電，電路工作于FCCM會(huì)導(dǎo)致電池電壓停滯，電池處于充電-放電電壓保持不變的狀態(tài)，如圖 4所示。

2.4DCM狀態(tài)

為了防止電感進(jìn)入FCCM，獲得非同步拓?fù)渲卸O管可以防止電感電流在調(diào)制周期的任意時(shí)刻變換電感電流方向的效果，需要在NMOS管導(dǎo)通PMOS管關(guān)斷階段檢測LXC處的電壓。當(dāng)VLXC＞0時(shí)，即電感上出現(xiàn)反向電流，產(chǎn)生保護(hù)信號將NMOS管關(guān)斷，使電感進(jìn)入斷續(xù)導(dǎo)通模式（DCM），如圖3（c）所示。電路工作于DCM對電池充電的仿真結(jié)果如圖5所示。此時(shí)Buck電路包括3個(gè)階段，t1、t2階段與CCM類似，t4階段時(shí)MP和MN均被控制信號關(guān)斷，寄生電容CP沒有到交流地的通路，CP與RL、CL、L構(gòu)成LC振蕩回路，等效電路如圖 3（d）t4所示，由于CL＞＞CP，此時(shí)振蕩頻率為：

由于CP較小，fOSC通常較大，會(huì)在LXC處形成顯著的振蕩，如圖 3（c）所示。如果電路在進(jìn)入t4階段時(shí)電感兩端電壓和流過的電流都恰好為0，那么LXC處于穩(wěn)定狀態(tài), 不會(huì)出現(xiàn)振鈴現(xiàn)象。在實(shí)際電路工作時(shí), 很難同時(shí)保證這兩個(gè)條件，所以存在一個(gè)趨向穩(wěn)定的過程，可能出現(xiàn)不同的阻尼狀態(tài)。此時(shí)較小的阻尼系數(shù)將會(huì)導(dǎo)致長時(shí)間的振鈴現(xiàn)象。振蕩的基波可能通過電感磁場或寄生電容傳播到系統(tǒng)其他敏感（射頻）電路中, 影響整體的功能。

圖4　Buck電路FCCM模式對電池充電

圖5　Buck電路DCM模式對電池充電

3　Buck型DC-DC中振鈴現(xiàn)象的抑制

3.1Buck型DC-DC抗振鈴設(shè)計(jì)的困難

為了使振蕩盡快衰減, 可以通過減小電感的等效并聯(lián)電阻實(shí)現(xiàn)，但對于 Buck型DC-DC，只有電感前端與芯片相連，所以不能采用上面的方法抑制振鈴現(xiàn)象。Buck型DC-DC電路中，為了抑制振鈴現(xiàn)象，最直接的手段是提高控制精度，使電感中殘余的電流在N管關(guān)斷時(shí)趨向于零, 但控制電路不易實(shí)現(xiàn)，并且抗振效果不理想。

3.2抗振鈴設(shè)計(jì)的原理

為了抑制振鈴現(xiàn)象，電路進(jìn)入DCM的t4階段時(shí)，可以在LXC和GND之間接入阻尼電阻RX，減小CP的并聯(lián)電阻，如圖 6所示。由于儲(chǔ)能電容上的電荷會(huì)通過電感和電阻到地的通路泄漏，降低轉(zhuǎn)換效率，所以在振鈴結(jié)束后需要將電阻斷開。較小的RX可以加快振蕩的衰減，但RX斷開時(shí)電感中還會(huì)殘留較大的電流（峰值為VO/RX），導(dǎo)致RLC回路再次振蕩；如果RX阻值偏大，那么振蕩衰減會(huì)很慢，所以需要選取阻值合適的RX。

圖6　抗振鈴原理圖

3.3具體電路設(shè)計(jì)

抗振鈴電路的具體設(shè)計(jì)如圖7所示。 Buck系統(tǒng)通過調(diào)制信號PWM產(chǎn)生開關(guān)MOS管的驅(qū)動(dòng)信號PD、ND。當(dāng)ND為高電平，NMOS管導(dǎo)通時(shí)，保護(hù)電路檢測LXC電壓，當(dāng)VLXC＞0時(shí)，通過比較器產(chǎn)生保護(hù)關(guān)斷信號將MN強(qiáng)制關(guān)斷，電路進(jìn)入DCM。此時(shí)PD、ND分別為高和低電平，MP、MN同時(shí)關(guān)斷，通過控制門產(chǎn)生抗振鈴使能信號，將阻尼電阻RX接入LXC與GND之間，起到抗振鈴作用。

圖7　Buck電路抗振鈴設(shè)計(jì)

抗振鈴過程時(shí)序如圖8所示。當(dāng)保護(hù)電路檢測到VLXC＞0時(shí)，產(chǎn)生保護(hù)信號PRO使ND為低電平，NMOS管關(guān)斷，電路進(jìn)入DCM，同時(shí)產(chǎn)生抗振鈴使能信號，電阻RX接入LXC與GND之間，下一個(gè)調(diào)制周期開始后，抗振鈴使能信號失效，防止電容通過RX對地放電。

圖8　抗振鈴過程時(shí)序

4　仿真結(jié)果

基于CSMC 0.5 μm CMOS工藝，設(shè)計(jì)了一款帶抗振鈴設(shè)計(jì)的Buck電路，振幅峰值可降低15%左右。采用Hspice軟件對有、無抗振鈴設(shè)計(jì)的Buck電路分別進(jìn)行仿真，電感電流iL及電感前端電壓VLXC的結(jié)果對比如圖 9所示，可以通過抗振鈴設(shè)計(jì)使電感電流及電感前端電壓衰減明顯加快，從而減小振鈴現(xiàn)象對系統(tǒng)RF電路的高頻噪聲干擾。實(shí)際上，可以通過精確選擇阻尼電阻RX獲得更好的抗振鈴效果。

圖9　有無抗振鈴設(shè)計(jì)仿真對比

有無抗振鈴設(shè)計(jì)電路的振鈴幅度對比如表 1所示。

表1　有無抗振鈴設(shè)計(jì)振鈴幅度對比

5　結(jié)論

本文提出一種用于抑制Buck電路振鈴現(xiàn)象的設(shè)計(jì)方法，采用簡單控制邏輯在DCM開關(guān)管關(guān)斷時(shí)，將阻尼電阻RX接入LXC與地之間，加快振蕩衰減。阻尼電阻選取的大小非常關(guān)鍵，需要根據(jù)系統(tǒng)對振鈴噪聲的要求及負(fù)載情況權(quán)衡優(yōu)化，在起到抗振鈴作用的同時(shí)，不能降低電路轉(zhuǎn)換效率。

參考文獻(xiàn)：

[1] Anthony John Stratakos. High-efficeency low-voltage DCDC conversion for portable application[D]. Dortor’s Thesis, University of California at Berkeley, 1998.

[2] Vattche Vorperian. Simplified analysis of PWM converters using model of PWM switch partI：continuous conduction mode[J]. IEEE Transactions on Aerospace and Electronic Systems，1990，25(5)：490-496.

[3] 王紅義，來新泉，等. 一種新穎的BUCK型DC-DC芯片的抗振鈴電路[J]. 電子學(xué)報(bào)，2006，34(2)：361-364.

[4] Sanjaya Maniktala著，王志強(qiáng)等譯. 精通開關(guān)電源設(shè)計(jì)[M]. 北京：人民郵電出版社.

來鵬飛（1988—），男，山東莒縣人，2010年獲山東科技大學(xué)學(xué)士學(xué)位，2013年獲南通大學(xué)碩士學(xué)位，就職于無錫中微愛芯電子有限公司，主要從事數(shù)模混合集成電路設(shè)計(jì)。

The Restrain of Ringing Phenomenon for Buck DC-DC Circuit

LAI Pengfei, CHEN Feng, CAO Fabing, Li Liang
（Wuxi I-CORE Electronics Co., Ltd., Wuxi 214072, China）

Abstract:The current of the inductor connected outside may drop to zero when the buck converter has a smaller load. In order to prevent the buck converter enter into FCCM and the current direction of inductor reversed which results in the discharge of the load capacitor through the free-wheeling NMOS and the reduction of the DC-DC conversion efficiency, we design the protection circuit detecting the voltage of the inductor frontend when the current dropped to zero. If the voltage is greater than zero, it forces to shut off the NMOS switch and the buck converter enters into DCM. The parasitic capacitor of the switch MOS form the LC oscillation circuit with the inductor outside and generate the ringing phenomenon. In order to restrain the ringing phenomenon, this article designs control circuit to insert a damping resistor to reduce the parallel resistor of the capacitor, which accelerates the attenuation of the oscillation.

Keywords:Buck converter; DC-DC circuit; anti-ringing; damping resistance

作者簡介：

收稿日期：2015-9-22

中圖分類號：TN402

文獻(xiàn)標(biāo)識碼:A

文章編號：1681-1070（2016）02-0028-05