FC-AV協(xié)議處理SoC設(shè)計與實現(xiàn)

劉承禹，田 澤，王 婷，劉 浩

(1.中國航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點試驗室，陜西 西安 710068)

FC-AV協(xié)議處理SoC設(shè)計與實現(xiàn)

劉承禹1,2，田 澤1,2，王 婷1,2，劉 浩1,2

(1.中國航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點試驗室，陜西 西安 710068)

航電系統(tǒng)中往往需要多種視頻格式，每種視頻格式都有不同的幀速率、分辨率、像素密度、幀/場格式。FC-AV協(xié)議為滿足這種需求，定義了不同的視頻格式在光纖通道上統(tǒng)一的映射標(biāo)準(zhǔn)。為了滿足新一代航電系統(tǒng)數(shù)字視頻信號的高速傳輸需求，并突破國外技術(shù)封鎖，實現(xiàn)航空電子系統(tǒng)自主設(shè)計、核心技術(shù)自主保障，必須自主設(shè)計實現(xiàn)FC-AV協(xié)議處理SoC。以SoC芯片的設(shè)計、驗證流程及方法為指導(dǎo)，重點論述了FC-AV協(xié)議處理SoC的設(shè)計和軟硬件協(xié)同驗證。目前，F(xiàn)C-AV協(xié)議處理SoC已經(jīng)流片，對樣片進行了性能測試和系統(tǒng)驗證。結(jié)果表明，F(xiàn)C-AV協(xié)議處理SoC完全滿足航電系統(tǒng)對視頻在FC網(wǎng)絡(luò)高速傳輸?shù)墓δ芎托阅苄枨蟆?/p>

光纖通道音視頻協(xié)議；片上系統(tǒng)；設(shè)計；驗證

0 引 言

光纖通道(Fibre Channel，F(xiàn)C)協(xié)議由美國國家標(biāo)準(zhǔn)協(xié)會(ANSI)T11委員開發(fā)[1]，是一種高速傳輸數(shù)據(jù)、音頻和視頻信號的ANSI串行通信標(biāo)準(zhǔn)[2]。FC綜合了通道和網(wǎng)絡(luò)兩方面的優(yōu)點，具有高速率、低延遲、強實時性、抗干擾能力強、誤碼率低、對距離不敏感、拓撲靈活、支持多種上層協(xié)議等優(yōu)點[3-5]。

光纖通道音視頻協(xié)議[6-7](Fibre Channel protocol for Audio-Video，F(xiàn)C-AV)是FC-4層的一個高層協(xié)議，定義了音頻、視頻數(shù)據(jù)到FC網(wǎng)絡(luò)上的映射方法[8-10]，為在FC網(wǎng)絡(luò)中傳輸數(shù)字音視頻提供了一種標(biāo)準(zhǔn)，能夠滿足航空航天和軍用系統(tǒng)中高速、實時性、任務(wù)關(guān)鍵性的數(shù)字音視頻傳輸需要。

從航電系統(tǒng)的低功耗、高性能、高可靠、超小型化的技術(shù)發(fā)展需求和航電系統(tǒng)數(shù)據(jù)通信網(wǎng)絡(luò)中大量圖形圖像以及視頻的高速傳輸任務(wù)需求出發(fā)，采用SoC設(shè)計技術(shù)，設(shè)計面向新一代綜合化航電系統(tǒng)的FC-AV協(xié)議處理SoC芯片，是突破國外技術(shù)封鎖、實現(xiàn)自主創(chuàng)新的需要，也是實現(xiàn)航空電子系統(tǒng)自主設(shè)計、核心技術(shù)自主保障的需要。

文中針對FC-AV的應(yīng)用，采用SoC設(shè)計技術(shù)，設(shè)計并實現(xiàn)了FC-AV協(xié)議處理SoC。首先介紹了FC-AV協(xié)議處理SoC的設(shè)計、驗證流程及方法，在此基礎(chǔ)上對其系統(tǒng)設(shè)計進行了介紹，隨后對其模塊設(shè)計與驗證和虛擬平臺及FPGA原型的軟硬件協(xié)同驗證進行了重點介紹，最后對其物理設(shè)計與驗證的全過程進行了介紹。

1 FC-AV協(xié)議處理SoC設(shè)計、驗證流程及方法

FC-AV協(xié)議處理SoC設(shè)計以IP復(fù)用為基礎(chǔ)，通過IP的集成，完成整個SoC系統(tǒng)的功能設(shè)計，以縮短設(shè)計周期，并以較低成本完成該SoC設(shè)計。同時，該SoC設(shè)計采用自頂向下的設(shè)計方法，在整個設(shè)計過程中，進行軟件和硬件的協(xié)同設(shè)計和驗證工作，以達到系統(tǒng)的最佳設(shè)計性能[11]。

FC-AV協(xié)議處理SoC設(shè)計與驗證流程分為四個階段。

(1)系統(tǒng)級設(shè)計。

進行FC-AV協(xié)議處理SoC的系統(tǒng)結(jié)構(gòu)設(shè)計和軟硬件的劃分，按功能劃分系統(tǒng)下的功能單元(模塊)，并規(guī)定軟硬件的接口。

(2)模塊設(shè)計與驗證。

對各個功能模塊的電路進行RTL級設(shè)計，并對其功能點進行基于Testbench的仿真驗證。如果所有功能點的驗證均通過，即進行互連集成；如果驗證未通過，即修改RTL設(shè)計，直到驗證通過。

(3)軟硬件協(xié)同驗證。

搭建虛擬原型驗證環(huán)境，同時開發(fā)FPGA驗證板，基于模塊功能和系統(tǒng)功能開發(fā)軟件驗證程序，若有必要開發(fā)基于操作系統(tǒng)的驗證軟件和應(yīng)用軟件，并行進行虛擬原型和FPGA原型的軟硬件協(xié)同驗證。如果驗證均通過，即進行物理設(shè)計；如果驗證未通過，即查找問題，修改設(shè)計，直到驗證通過。

(4)物理設(shè)計與驗證。

進行芯片級邏輯綜合、DFT設(shè)計、版圖規(guī)劃、布局布線等，并在此過程中完成靜態(tài)時序分析，形式驗證和后仿真。若仿真通過，即可流片；若仿真未通過，即修改物理設(shè)計，直到仿真通過。

四個階段的設(shè)計驗證完成后，即可進行流片、封裝、測試及系統(tǒng)應(yīng)用驗證等工作。

2 FC-AV協(xié)議處理SoC系統(tǒng)級設(shè)計

FC-AV協(xié)議處理SoC系統(tǒng)架構(gòu)如圖1所示。

圖1 FC-AV協(xié)議處理SoC系統(tǒng)架構(gòu)

該芯片采用CoreConnect總線進行片上互連，各個功能單元通過PLB0、PLB1和OPB進行連接，PPC460處理器通過軟件操作實現(xiàn)對掛接在總線上的各功能模塊和單元進行管理。PCIe主機接口單元實現(xiàn)主機對FC-AV協(xié)議處理的控制接口功能，數(shù)字RGB輸入輸出接口單元分別實現(xiàn)數(shù)字視頻數(shù)據(jù)的發(fā)送和接收，F(xiàn)C-AV協(xié)議處理單元實現(xiàn)視頻數(shù)據(jù)與FC網(wǎng)絡(luò)之間的映射，兩組DDR2控制器分別作為視頻數(shù)據(jù)的收發(fā)緩存接口，與片外DDR2存儲器連接。

FC-AV協(xié)議處理SoC芯片作為一款用于FC網(wǎng)絡(luò)視頻數(shù)據(jù)傳輸?shù)亩斯?jié)點芯片，需要滿足視頻數(shù)據(jù)在FC網(wǎng)絡(luò)高速傳輸?shù)男枨?。?shù)字RGB輸入輸出接口支持800*600@60 Hz，1 024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30Hz五種視頻分辨率，并支持動態(tài)切換和視頻輸入容錯；FC-AV協(xié)議處理單元符合FC-PI-4、FC-FS和FC-AV協(xié)議，支持2.125 Gbps的FC傳輸速率，并進行雙余度設(shè)計；DDR2控制器的數(shù)據(jù)速率為400 MHz，數(shù)據(jù)位寬為32位；PCIe主機接口支持x4、x1模式，通道速率2.5 Gbps；PPC460處理器工作頻率為125 MHz；整個SoC支持FC-AV幀發(fā)送和接收獨立處理的全雙工工作模式。

在FC-AV協(xié)議處理單元中，信息交互區(qū)和寄存器組實現(xiàn)了在FC-AV協(xié)議處理中軟件和硬件的接口，片上處理器PPC460通過PLB0總線、片外處理器通過PCIe主機接口均可以控制整個FC-AV協(xié)議處理的管理。

此外，系統(tǒng)還集成了VIC、WDT、UART、GPIO、TIMER等通用功能單元，豐富了系統(tǒng)功能。片內(nèi)集成兩個128 kB的SRAM，實現(xiàn)指令和數(shù)據(jù)的緩存，并集成外部存儲器接口EMC，實現(xiàn)處理器程序加載等功能。

3 FC-AV協(xié)議處理SoC模塊設(shè)計與驗證

FC-AV協(xié)議處理SoC以IP復(fù)用為設(shè)計基礎(chǔ)，PPC460處理器、PCIe主機接口、DDR2控制器等均為成熟IP，在此不作介紹。下面重點介紹數(shù)字RGB輸入接口、數(shù)字RGB輸出接口和FC-AV協(xié)議處理單元的邏輯設(shè)計與驗證。

3.1 數(shù)字RGB輸入接口設(shè)計

數(shù)字RGB輸入接口的功能是對外部輸入的符合VESA標(biāo)準(zhǔn)的數(shù)字RGB視頻信號進行格式檢查和視頻有效數(shù)據(jù)提取，并將有效數(shù)據(jù)按DDR2的位寬組織，然后通過DDR2控制器緩存在DDR2存儲器中，其電路結(jié)構(gòu)如圖2所示。

首先將外部輸入的數(shù)字RGB視頻信號中的幀起始、行起始和數(shù)據(jù)有效信號進行毛刺過濾，小于8個時鐘周期的信號被當(dāng)作毛刺過濾，只有大于8個時鐘周期的信號才能通過過濾，認為是有效、穩(wěn)定的信號；其次，將過濾后的信號進行幀起始、行起始的極性判斷和處理；然后，按視頻行采集有效RGB數(shù)據(jù)，并按像素順序?qū)GB數(shù)據(jù)組織為32位數(shù)據(jù)，以行為單位，交替寫入兩個異步FIFO，在數(shù)據(jù)采集的同時，進行格式判斷，當(dāng)視頻行數(shù)和行像素與VESA標(biāo)準(zhǔn)不符時，報出中斷；最后，寫控制交替讀取兩個異步FIFO中的視頻行數(shù)據(jù)，并添加行號，寫入發(fā)送DDR2控制器，完成視頻數(shù)據(jù)的緩存。

圖2 數(shù)字RGB輸入接口電路結(jié)構(gòu)

3.2 數(shù)字RGB輸出接口設(shè)計

數(shù)字RGB輸出接口的功能是將接收DDR2存儲器中緩存的從FC網(wǎng)絡(luò)中接收的視頻像素數(shù)據(jù)讀出，并嚴(yán)格按照VESA標(biāo)準(zhǔn)轉(zhuǎn)換成相應(yīng)視頻分辨率的數(shù)據(jù)RGB視頻信號，并輸出，其電路結(jié)構(gòu)如圖3所示。

圖3 數(shù)字RGB輸出接口電路結(jié)構(gòu)

在此接口電路，讀控制電路在檢查到接收DDR2存儲器中有緩存的完整視頻幀時，開始按視頻行讀取視頻數(shù)據(jù)，并寫入同步FIFO，當(dāng)同步FIFO中的數(shù)據(jù)被視頻組幀電路讀取完后，讀控制電路從DDR2存儲器中讀取下一行視頻數(shù)據(jù)；視頻組幀電路讀取同步FIFO中的視頻像素數(shù)據(jù)，并按照VESA標(biāo)準(zhǔn)添加相應(yīng)視頻分辨率的消隱數(shù)據(jù)和信號，組成數(shù)據(jù)RGB視頻幀，并寫入異步FIFO；最后，視頻發(fā)送電路以對應(yīng)視頻分辨率的時鐘頻率讀取異步FIFO中的視頻幀信號數(shù)據(jù)，并輸出，完成數(shù)據(jù)RGB視頻信號輸出。

3.3 FC-AV協(xié)議處理單元設(shè)計

FC-AV協(xié)議處理單元的功能是在視頻發(fā)送時，將發(fā)送DDR2存儲器中緩存的視頻數(shù)據(jù)按FC-AV協(xié)議映射到FC幀，并轉(zhuǎn)換成FC網(wǎng)絡(luò)的串行數(shù)據(jù)，發(fā)送到FC網(wǎng)絡(luò)；在視頻接收時，將FC網(wǎng)絡(luò)上的串行數(shù)據(jù)轉(zhuǎn)換成FC-AV幀，并提取視頻數(shù)據(jù)，緩存在接收DDR2存儲器中。

FC-AV協(xié)議處理單元實現(xiàn)視頻數(shù)據(jù)與FC網(wǎng)絡(luò)之間的映射，視頻發(fā)送和接收均為雙余度設(shè)計，且相互獨立，實現(xiàn)了全雙工設(shè)計，其電路結(jié)構(gòu)如圖4所示。

在視頻發(fā)送時，DDR2讀控制電路以視頻行為單位，通過發(fā)送DDR2控制器讀取發(fā)送DDR2存儲器中緩存的視頻數(shù)據(jù)，并交替寫入異步FIFO A和異步FIFO B，異步FIFO C和異步FIFO D；發(fā)送控制電路交替將異步FIFO的數(shù)據(jù)讀出，并按FC-AV協(xié)議，組織成FC-AV幀；FC核將FC-AV幀轉(zhuǎn)換成串行數(shù)據(jù)發(fā)送到FC網(wǎng)絡(luò)，完成視頻發(fā)送，在此過程中，余度使能時，發(fā)送控制0、FC核0通路和發(fā)送控制1、FC核1通路同時發(fā)送，否則只發(fā)送控制0、FC核0通路發(fā)送。

圖4 FC-AV協(xié)議處理單元電路結(jié)構(gòu)

在視頻接收時，F(xiàn)C核將FC網(wǎng)絡(luò)上的串行數(shù)據(jù)轉(zhuǎn)換成FC-AV幀，接收控制電路將FC-AV幀中的視頻數(shù)據(jù)提取出來，并通過接收DDR2控制器寫入接收DDR2存儲器，完成視頻接收。在此過程中，接收控制電路默認接收來自FC核0的FC-AV幀，當(dāng)FC核0下線，且FC核1在線時，切換接收來自FC核1的FC-AV幀，反之亦然。

3.4 模塊級驗證

在FC-AV協(xié)議處理SoC的開發(fā)過程中，IP/模塊級驗證是整個驗證過程的第一步，對IP/模塊的設(shè)計進行充分的功能正確性驗證是邏輯設(shè)計正確性的首要保障。其側(cè)重點是驗證模塊內(nèi)部功能，其優(yōu)點是可以方便地驗證到模塊功能的臨界點和極限點，激勵輸入容易加入，調(diào)試除錯手段豐富[12]。

模塊級驗證主要采用HDL語言，其步驟如下：

(1)驗證策劃。根據(jù)模塊功能規(guī)范，針對各個IP/模塊功能，制定出完備的驗證規(guī)范。

(2)搭建驗證環(huán)境。依據(jù)驗證規(guī)范，開發(fā)完備的基于Testbench的驗證環(huán)境。

(3)仿真驗證。按照驗證規(guī)范，對應(yīng)每個驗證項，開發(fā)相應(yīng)的testcase，給設(shè)計施加激勵并觀察其響應(yīng)，分析、觀察各個IP/模塊級功能是否正確。

對于數(shù)字RGB輸入接口，需要開發(fā)符合VESA標(biāo)準(zhǔn)的800*600@60 Hz，1024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30 Hz五種視頻分辨率的視頻源，并對視頻源多像素、少像素、多視頻行、少視頻行的容錯性，不同分辨率視頻切換輸入進行重點驗證。

對于數(shù)字RGB輸出接口，重點驗證對800*600@60 Hz，1 024*768@60 Hz，1 280*1 024@30 Hz，1 400*1 050@30 Hz，1 600*1 200@30 Hz五種視頻分辨率的組幀是否準(zhǔn)確。

對于FC-AV協(xié)議處理單元，重點驗證視頻數(shù)據(jù)與FC網(wǎng)絡(luò)的映射是否正確，并加強余度模式，F(xiàn)C上下線、錯誤幀接收等的驗證。

此階段是整個SoC設(shè)計驗證中最基本單元的驗證，各個IP/功能模塊的基本功能的正確性得到充分的仿真驗證。

4 FC-AV協(xié)議處理SoC軟硬件協(xié)同驗證

軟硬件協(xié)同驗證的意思是驗證正在嵌入式系統(tǒng)硬件上執(zhí)行的嵌入式系統(tǒng)軟件能否得到預(yù)期結(jié)果，即在設(shè)計投產(chǎn)前對嵌入式系統(tǒng)軟件能否正確運行在硬件設(shè)計上的驗證[11]。協(xié)同驗證有兩個主要作用：使軟件工程師在早期便能訪問硬件；為硬件設(shè)計在投產(chǎn)前提供額外的測試激勵，這樣可以加快項目的進度。

軟硬件協(xié)同驗證的運行包括兩種形式：一是虛擬原型驗證，二是FPGA原型驗證。

4.1 虛擬原型軟硬件協(xié)同驗證

FC-AV協(xié)議處理SoC的各個IP/模塊通過片上CoreConnect總線集成互連后，芯片的設(shè)計虛擬原型基本實現(xiàn)，基于芯片的設(shè)計虛擬原型，構(gòu)建FC-AV協(xié)議處理SoC的芯片虛擬原型驗證平臺，并開發(fā)相應(yīng)驗證軟件，軟硬件協(xié)同完成各項驗證。

虛擬原型驗證平臺通過開發(fā)相應(yīng)的驗證組件來模擬FC-AV協(xié)議處理SoC實際工作時的周邊元件，然后將這些驗證組件同F(xiàn)C-AV協(xié)議處理SoC的RTL代碼集成到一起；同時開發(fā)驗證程序，將編譯鏈接生成的存儲器映像文件加載到相應(yīng)的存儲器模型中，使PPC460處理器可以從中取指執(zhí)行，從而達到模擬FC-AV協(xié)議處理SoC內(nèi)部工作過程來進行各項驗證工作，即軟硬件協(xié)同驗證的目的[12]。

基于虛擬原型的軟硬件協(xié)同驗證需要各接口的功能模型和測試用例開發(fā)的相互配合，當(dāng)未通過某項驗證需要多次迭代進行回歸驗證。

此階段的驗證是基于每個IP/模塊內(nèi)部的功能經(jīng)過正確仿真驗證的基礎(chǔ)上進行的，驗證的重點在于一些系統(tǒng)級功能特性，如互連、流控制及模塊間的互操作性等是否正常。

軟件開發(fā)人員基于此平臺開發(fā)的驗證軟件，包括針對模塊的功能驗證軟件、系統(tǒng)中各模塊之間的互操作的系統(tǒng)級功能驗證軟件及進行基于操作系統(tǒng)的驗證軟件[12-13]。這些驗證軟件可以在虛擬平臺上運行，在FPGA原型驗證時可以輕松移植使用。

4.2 FPGA原型軟硬件協(xié)同驗證

FC-AV協(xié)議處理SoC的FPGA原型驗證平臺是根據(jù)FC-AV協(xié)議處理SoC系統(tǒng)應(yīng)用環(huán)境開發(fā)FPGA驗證板，將FC-AV協(xié)議處理SoC系統(tǒng)集成的邏輯綜合后下載到FPGA芯片中，事先將驗證軟件燒入FLASH單元，F(xiàn)PGA驗證板上電后PPC460處理器從FLASH中開始取指執(zhí)行，達到與FC-AV協(xié)議處理SoC芯片實際工作過程相同的運行效果[14]。

在FPGA原型驗證平臺中，需要使用FPGA驗證板來實現(xiàn)原型驗證平臺，F(xiàn)C-AV協(xié)議處理SoC的邏輯經(jīng)綜合后下載到FPGA芯片中，輸入輸出通過開發(fā)板上的其他外設(shè)器件來完成。此外，還需要編寫B(tài)ootLoader程序、中斷服務(wù)程序和軟件驗證程序，通過編譯器把程序轉(zhuǎn)化成處理器核能執(zhí)行的二進制文件。在驗證過程中，使用在線調(diào)試工具連接FC-AV協(xié)議處理SoC中的PPC460處理器，對PPC460處理器執(zhí)行程序?qū)嵭袑崟r單步控制，方便觀察每一步執(zhí)行的效果和調(diào)試除錯；也可以把文件寫入Flash中，系統(tǒng)上電復(fù)位后處理器核通過EMC接口讀取Flash中的程序，然后執(zhí)行這些程序(包括搬運程序)以執(zhí)行特定操作。驗證中可根據(jù)驗證項需要用主機板卡、其他成熟FC板卡與之進行通信，來檢測各模塊功能是否正確。

這里的主要方法是通過與計算機、外部商用芯片或者已經(jīng)成熟的板卡進行通信，來檢測各模塊功能是否正確，在驗證過程中對設(shè)計的時序檢查也有一定的意義。該驗證通過實際電路和外部的真實環(huán)境和激勵來驗證設(shè)計，整個FPGA內(nèi)的設(shè)計與真實芯片的架構(gòu)基本一致，可以在真實應(yīng)用環(huán)境中進行替代驗證，而且驗證速度快，可同時對功能和時序進行驗證[15]。

5 FC-AV協(xié)議處理SoC物理設(shè)計與驗證

FC-AV協(xié)議處理SoC采用0.13 μm工藝實現(xiàn)，其物理設(shè)計采用全新Sonic-flow設(shè)計流程，該流程的特點有：

1)對物理工具加強集成性。

(1)優(yōu)化工作目錄，集成不同物理設(shè)計工具的工作環(huán)境；

(2)設(shè)計控制流程，管理不同工具的運行；

(3)直接集成sign off工具，減少流程的反復(fù)。

2)優(yōu)化物理設(shè)計流程和步驟。

(1)針對網(wǎng)表的頻繁提交，適當(dāng)簡化設(shè)計流程，及早提交后仿真文件；

(2)網(wǎng)表確定后的最終版本，在及早給出后仿真文件的同時，實現(xiàn)完整的物理設(shè)計過程。

3)針對設(shè)計進入高深亞微米階段，增加了噪聲約束和優(yōu)化的步驟，并完善了DFM步驟。

4)Sonic flow為完全層次化設(shè)計流程，擴展性好。

5)設(shè)計流程腳本化，保證設(shè)計過程穩(wěn)定性和可追溯。

FC-AV協(xié)議處理SoC集成了大規(guī)模的PPC460內(nèi)核，為最大限度保持PPC460內(nèi)核的獨立性，減小干擾，且使PPC460內(nèi)核與SoC邏輯的scan，jtag，mbist可測性設(shè)計全部獨立，采用了PPC460內(nèi)核和SoC邏輯各占一邊的方案，PPC460內(nèi)核與SoC邏輯的接口集中于芯片的中間部分。PLL的擺放遠離數(shù)字邏輯，DDR2邏輯占據(jù)芯片的左右半邊，PPC460和FC/PCIE分別放在芯片上方和下方。

FC-AV協(xié)議處理SoC經(jīng)過幾輪的后仿真和物理設(shè)計微調(diào)，其最終設(shè)計完全滿足時序、功耗、封裝等要求。

6 結(jié)束語

文中介紹了FC-AV協(xié)議處理SoC芯片的設(shè)計、驗證流程及方法和芯片系統(tǒng)架構(gòu)，重點描述了幾個關(guān)鍵功能單元的設(shè)計、驗證，虛擬原型、FPGA原型的軟硬件協(xié)同驗證過程和物理設(shè)計。

目前，F(xiàn)C-AV協(xié)議處理SoC已經(jīng)一次性流片成功。對SoC芯片進行了性能測試和系統(tǒng)驗證，結(jié)果表明FC-AV協(xié)議處理SoC完全滿足航電系統(tǒng)對視頻數(shù)據(jù)在FC網(wǎng)絡(luò)高速傳輸?shù)墓δ芎托阅苄枨?。打破了國外壟斷，實現(xiàn)了自主創(chuàng)新，具有里程碑意義。

[1] ANSI.Fibre Channel Framing and Signaling-2 (FC-FS-2)，Rev0.01[M].US：ANSI，2003.

[2]ANSI.FibreChannelPhysicalandSignalingInterface(FC-PH)，X3[M].US：ANSI，1994.

[3]ANSI.FibreChannelAvionicsEnvironment-AnonymousSubscriberMessaging(FC-AE-ASM)，Rev1.2[M].US：ANSI，2006.

[4] 屠曉杰，熊華鋼，徐 鼎，等.支持多種FC-4層協(xié)議的光纖通道接口卡實現(xiàn)[J].電訊技術(shù)，2013，53(2):188-194.

[5] 章宇東.SOC技術(shù)在FC芯片設(shè)計中的應(yīng)用[J].航空電子技術(shù)，2005，36(1):42-48.

[6] 楊海波，田 澤，蔡葉芳，等.FCIP軟核的仿真與驗證[J].計算機技術(shù)與發(fā)展，2009，19(9)：168-172.

[7]T11/Project1237-D/1.71:InformationTechnologyFibreCh-annel-AudioVideo(FC-AV)[S].US:AmericanNationalStandardsInstitute,2001.

[8] 王紅春．基于FC的航電數(shù)字視頻傳輸技術(shù)研究[J]．計算機技術(shù)與發(fā)展，2010，20(5):250-252．

[9] 劉 浩，田 澤．FC-AV協(xié)議及實現(xiàn)方法研究[J]．計算機技術(shù)與發(fā)展，2012，22(7):1-4．

[10] 黃浩益，黃棟杉，徐曉飛.光纖通道技術(shù)在航電系統(tǒng)中的應(yīng)用[J]．航空電子技術(shù)，2005，36(3):9-14．

[11] 申 敏，曹聰玲.基于SoC設(shè)計的軟硬件協(xié)同驗證技術(shù)研究[J].電子測試，2009(3)：9-12.

[12] 陳孟杰，于海勛.光纖通道8B/10B編解碼模塊設(shè)計[J].電子測量技術(shù)，2007,30(5)：161-164.

[13] 田 靖，田 澤.AFDX-ESSoC虛擬仿真平臺的構(gòu)建與應(yīng)用[J].計算機技術(shù)與發(fā)展，2010，20(8)：192-194.

[14] 郭 亮，李 玲，田 澤，等.ARINC659總線接口芯片的FPGA原型驗證[J].計算機技術(shù)與發(fā)展，2009，19(12)：240-242.

[15] 孫玉煥.64位CPU的FPGA原型驗證[J].現(xiàn)代電子技術(shù)，2007，30(21):158-160.

Design and Implementation of FC-AV Protocol Processing SoC

LIU Cheng-yu1,2，TIAN Ze1,2，WANG Ting1,2，LIU Hao1,2

(1.Aeronautics Computing Technique Research Institute,Xi’an 710068,China； 2.Key Lab of Aeronautics Science and Technology of Integrate Circuit and Micro-system Design, Xi’an 710068,China)

Avionic system currently utilizes many different video formats.Video formats is different in their frame rates,resolution,pixel density,and field/frame mode.In order to meet these requirements,FC-AV defines a standard for video formats mapping to fibre channel.For meeting the high-speed transmission requirement for digital video signal of next-generation avionics system,breaking out the technology blockade abroad,implementation of the self-design of avionics system and the autonomous logistics of core technology,a FC-AV protocol processing SoC must be designed and implemented.Taking SoC design/verification flow and method as the guidance,it introduces the design and hardware/software co-verification for FC-AV protocol process SoC in this paper.The result of tape-out and system level test demonstrate that the FC-AV protocol process SoC can meet the performance and function requirement of avionics system for video data high-speed transmission on FC network.

FC-AV；SoC；design；verification

2015-06-16

2015-09-22

時間：2016-03-22

中國航空工業(yè)集團創(chuàng)新基金(2010BD63111)

劉承禹(1982-)，男，工程師，研究方向為集成電路設(shè)計；田 澤,博士,研究員,中航首席技術(shù)專家，研究方向為SoC設(shè)計、嵌入式系統(tǒng)設(shè)計、VLSI設(shè)計。

http://www.cnki.net/kcms/detail/61.1450.TP.20160322.1517.008.html

TP39

A

1673-629X(2016)04-0105-05

10.3969/j.issn.1673-629X.2016.04.023