二階廣義積分單相電網(wǎng)電壓鎖相方法實(shí)驗(yàn)研究

謝門(mén)喜, 史炳偉

(蘇州大學(xué) 智能結(jié)構(gòu)與系統(tǒng)研究所，江蘇 蘇州 215006)

二階廣義積分單相電網(wǎng)電壓鎖相方法實(shí)驗(yàn)研究

謝門(mén)喜, 史炳偉

(蘇州大學(xué) 智能結(jié)構(gòu)與系統(tǒng)研究所，江蘇 蘇州 215006)

并網(wǎng)型電力電子變流設(shè)備需要精確檢測(cè)電網(wǎng)電壓的相位實(shí)現(xiàn)同步。同步旋轉(zhuǎn)坐標(biāo)方法是一種針對(duì)三相電網(wǎng)電壓優(yōu)良鎖相方案，基于二階廣義積分方法構(gòu)造一虛擬正交信號(hào)，能將同步旋轉(zhuǎn)坐標(biāo)方法擴(kuò)展至單相電網(wǎng)鎖相。分析了控制流程，參數(shù)選擇，以DSP F28335為控制核心的實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn)算法，得出電網(wǎng)電壓幅值突變、頻率突變、諧波情況下的響應(yīng)結(jié)果，驗(yàn)證了方法的正確性。

鎖相環(huán)；同步旋轉(zhuǎn)坐標(biāo)變換；正交信號(hào)發(fā)生器；二階廣義積分；數(shù)字信號(hào)處理器；實(shí)驗(yàn)研究

0 引 言

隨著靈活交流輸電系統(tǒng)FACTS技術(shù)發(fā)展，大量電力電子設(shè)備并入公用電網(wǎng)，對(duì)電網(wǎng)電壓相位實(shí)時(shí)檢測(cè)是一項(xiàng)基本的技術(shù)，如何高精度、快速的鎖相是整個(gè)控制系統(tǒng)極其重要的一環(huán)。經(jīng)典鎖相環(huán)結(jié)構(gòu)包含三部分：鑒相器檢測(cè)出輸出信號(hào)輸入信號(hào)之間的相位偏差，環(huán)路濾波器消除相位偏差中的高頻成分，振蕩器利用偏差穩(wěn)態(tài)量計(jì)算相位信息，通過(guò)不斷的閉環(huán)調(diào)整，使得輸出信號(hào)跟蹤輸入信號(hào)，直到兩者之間的偏差為一恒定值?；谶@一基本結(jié)構(gòu)框架，同步旋轉(zhuǎn)坐標(biāo)系下的鎖相方法(SRF-PLL)已成為一種主流的實(shí)用化方法，該方法最初應(yīng)用于三相電網(wǎng)電壓鎖相[1-2]，將三相電網(wǎng)電壓信號(hào)從靜止abc坐標(biāo)變換到二相旋轉(zhuǎn)dq坐標(biāo)，利用d軸電壓分量為零這一特性實(shí)現(xiàn)鑒相，得到電網(wǎng)電壓實(shí)際相角與觀測(cè)相角的偏差，帶有低通特性的濾波器對(duì)偏差運(yùn)算出修正量，加上基頻后，觀測(cè)到頻率信號(hào)，進(jìn)而得到實(shí)時(shí)角度信息。

本文首先介紹了SRF-PLL方法的基本原理，利用二階廣義積分構(gòu)造正交信號(hào)以實(shí)現(xiàn)SRF-PLL方法對(duì)單相電網(wǎng)電壓的鎖相。最后，實(shí)驗(yàn)測(cè)試平臺(tái)，給出了電網(wǎng)電壓幅值突變、頻率突變、諧波情況下的響應(yīng)結(jié)果。

1 同步旋轉(zhuǎn)鎖相技術(shù)

若單相電網(wǎng)電壓信號(hào)為：

v=Vmsinωt=Vmsinθ

(1)

其中θ為電網(wǎng)電壓的實(shí)時(shí)相位角，單位rad，是待檢測(cè)量；Vm為電網(wǎng)電壓的幅值，單位V。

如果能夠精確構(gòu)造出一個(gè)信號(hào)qv′，幅值大小與v相等，相位滯后v90°，形成：

(2)

引入變換矩陣：

(3)

將變換矩陣式(3)左乘式(2)，化簡(jiǎn)：

(4)

(5)

(5)式表明，vd與相位偏差是線性關(guān)系，利用vd作為鑒相器，作為環(huán)路濾波器的輸入，振蕩器產(chǎn)生觀測(cè)角度信號(hào)，如圖1所示。

圖1 同步旋轉(zhuǎn)坐標(biāo)系下的鎖相方法

在圖1中，單相電網(wǎng)輸入信號(hào)僅有一個(gè)正弦波，所含的信息量較少，利用SRF-PLL方法對(duì)單相電網(wǎng)電壓鎖相時(shí)，需要構(gòu)造一與輸入信號(hào)v幅值相等，相位相差90°的正交信號(hào)qv′，形成αβ分量。常用的正交信號(hào)生成方法是將輸入信號(hào)滯后四分之一周期，但這會(huì)使得整個(gè)PLL響應(yīng)相應(yīng)變慢四分之一周期，在快速性要求比較高的場(chǎng)合，這一固有延時(shí)是無(wú)法接受的。文獻(xiàn)[3]提出了基于二階廣義積分(Second Order Generalized Integrate)獲得正交信號(hào)的方法，其基本結(jié)構(gòu)如圖2所示，對(duì)輸入信號(hào)v與輸出信號(hào)v′相減，乘以系數(shù)k，利用二階廣義積分實(shí)時(shí)構(gòu)造出qv′，實(shí)現(xiàn)了輸入

信號(hào)與輸出信號(hào)的正交化，同時(shí)對(duì)輸入信號(hào)兼有濾波效果[4]。

圖2 基于二階廣義積分的正交信號(hào)生成器

2 二階廣義積分正交信號(hào)發(fā)生器

兩路正交信號(hào)對(duì)輸入信號(hào)v的傳遞函數(shù)為：

(6)

(7)

其中ω=2π50 Hz=314 rad/s，k是待定系數(shù)，其取值大小影響系統(tǒng)性能。

對(duì)于式(6)，其波特圖如圖3所示，由圖可見(jiàn)，較大的k值，帶寬較大，系統(tǒng)的響應(yīng)較快，但對(duì)基頻的選通性降低，濾波性能下降。

圖3 不同k值時(shí)Hd(s) Hq(s)的波特圖

對(duì)于式(7)，波特圖如圖5所示，可以看出，基頻ω處相位總是滯后90°，放大倍數(shù)為1，且較大的k值對(duì)基頻處的頻率變化擾動(dòng)有較好的適應(yīng)性，但對(duì)輸入信號(hào)低頻抑制能力減弱[5]。

3 閉環(huán)系統(tǒng)參數(shù)設(shè)計(jì)

SRF-PLL的近似線性化模型可用圖4表示，環(huán)路濾波器采用PI調(diào)節(jié)器形式，即：

(8)

其中Kp和τ分別是PI調(diào)節(jié)器比例增益和積分常數(shù)。

圖4 控制模型

開(kāi)環(huán)傳遞函數(shù)為：

(9)

相應(yīng)的閉環(huán)傳遞函數(shù)為：

(10)

將式(8)代入式(10)，有：

(11)

式(11)是一個(gè)典型閉環(huán)二階系統(tǒng)，其標(biāo)準(zhǔn)形式為：

(12)

4 實(shí)驗(yàn)驗(yàn)證

以TI公司的浮點(diǎn)型DSP F28335為核心，在CCS開(kāi)發(fā)環(huán)境下，采用C語(yǔ)言編寫(xiě)了軟件實(shí)現(xiàn)該鎖相算法。信號(hào)發(fā)生器模擬電網(wǎng)電壓，經(jīng)調(diào)理后送入F28335的12位AD模塊進(jìn)行轉(zhuǎn)換，通用定時(shí)器產(chǎn)生頻率為10 kHz的采樣脈沖驅(qū)動(dòng)中斷程序運(yùn)行，鎖相算法每0.000 1 s運(yùn)行一次。軟件中運(yùn)算變量數(shù)據(jù)調(diào)制在載頻為150 kHz的PWM波向GPIO口輸出，外接截止頻率600 Hz低通RC濾波后，實(shí)時(shí)觀測(cè)[6]。對(duì)于三角函數(shù)運(yùn)算，軟件中加入經(jīng)TI公司優(yōu)化后的浮點(diǎn)運(yùn)算庫(kù)，直接調(diào)用實(shí)時(shí)計(jì)算。積分運(yùn)算采用后向歐拉方法實(shí)現(xiàn)離散化，為了減小高速運(yùn)算中的累計(jì)誤差，PI調(diào)節(jié)器采用增量式結(jié)構(gòu)，測(cè)試表明乘法和加法的速度足夠快，但應(yīng)避免耗時(shí)較多的除法運(yùn)算。本文取k=1，Kp=0.65，τ=2.32×10-3。

圖5 電網(wǎng)電壓幅值突增20%情況下的響應(yīng)

圖5給出了電網(wǎng)電壓幅值突增20%情況下的響應(yīng)，圖6給出了電網(wǎng)電壓幅值突降低20%情況下的響應(yīng)，頻率信號(hào)曲線為實(shí)際頻率和觀測(cè)頻率的差值，可以看出二階廣義積分正交信號(hào)發(fā)生器響應(yīng)較快，基本無(wú)延時(shí)，過(guò)渡過(guò)程的放大圖表明系統(tǒng)可以很好的實(shí)現(xiàn)對(duì)v的鎖相，且耗時(shí)不足1個(gè)周期，速度很快。

圖7給出了電網(wǎng)電壓頻率從50 Hz突變至55 Hz情況下的響應(yīng)，系統(tǒng)鎖相效果良好，過(guò)渡過(guò)程耗時(shí)約2個(gè)周期，最大頻率偏差只有4 Hz。

圖8給出了電網(wǎng)電壓疊加了30%的3次諧波、50%的5次諧波、70%的7次諧波情況下的響應(yīng)，由于電網(wǎng)電壓波形畸變嚴(yán)重，畸變嚴(yán)重的v和正交信號(hào)qv′后續(xù)鎖相效果有影響。

5 結(jié)束語(yǔ)

本文結(jié)果表明：(1)SIGO方法的動(dòng)態(tài)性能依賴于參數(shù)k和ω，當(dāng)電網(wǎng)電壓的頻率偏離額定值后，該方法的選頻性能下降，正交信號(hào)的生成質(zhì)量會(huì)惡化，進(jìn)而會(huì)影響后續(xù)SFR。通過(guò)實(shí)時(shí)觀測(cè)輸入電網(wǎng)電壓的頻率，使得SIGO的傳遞函數(shù)自適應(yīng)頻率變化，能提高正交信號(hào)發(fā)生器的動(dòng)態(tài)性能。(2)當(dāng)環(huán)路濾波器采用PI形式時(shí)，利用二階最佳原則整定，且選擇參數(shù)值不唯一，在較寬范圍內(nèi)都能滿足系統(tǒng)的穩(wěn)定性與快速性，在工程中十分便利。(3)該方法易于數(shù)字化實(shí)現(xiàn)，運(yùn)算密度適中，利用高速DSP實(shí)現(xiàn)該算法時(shí)，針對(duì)本文的實(shí)驗(yàn)平臺(tái)采樣周期為1/10 kHz，通過(guò)適當(dāng)?shù)膬?yōu)化乘法和加法運(yùn)算，算法執(zhí)行約50個(gè)機(jī)器周期，占中斷函數(shù)執(zhí)行時(shí)間的比例為3%，剩余時(shí)間執(zhí)行變流設(shè)備的其它核心控制程序。(4)當(dāng)電網(wǎng)電壓的發(fā)生嚴(yán)重的波形畸變后，由于正交信號(hào)構(gòu)造環(huán)節(jié)的性能受到影響，鎖相質(zhì)量變差，可通過(guò)提取基波信號(hào)的方法濾波予以改善。

圖7 電網(wǎng)電壓頻率從50 Hz突變至55 Hz情況下的響應(yīng)

圖8 電網(wǎng)電壓諧波情況下的響應(yīng)

[1] CHUNG S K. A phase tracking system for three phase utility interface inverters[J]. IEEE Transactions on Power Electronics, 2000, 15(3):431-438.

[2] 龔錦霞，解大，張延遲．三相數(shù)字鎖相環(huán)的原理及性能[J]．電工技術(shù)學(xué)報(bào)，2009，24(10)：94-99．

[3] MIHAI CIOBOTARU, REMUS TEODORESCU, FREDE BLAABJERG, et al. A new single-phase PLL structure based on second order generalized integrator[C]. IEEE Power Electronics Specialists Conference,2006.

[4] 薛尚青，蔡金錠．基于二階廣義積分器的基波正負(fù)序分量檢測(cè)方法[J]．電力自動(dòng)化設(shè)備，2011，24(11)：69-73．

[5] 祁新梅,沈海濱,余文海,等. 基于二階廣義積分單相鎖相環(huán)的改進(jìn)及實(shí)現(xiàn)[J]. 電力電子技術(shù),2016,50(1):96-98.

[6] D M ALTER.Using PWM output as a digital-to-analog converter on a TMS320F280X digital signal controller[C].Texas Instruments Application Report SPAA88,Feb,2006.

Experimental Research on the Phase Lock Method for Single-phase Grid Voltage Based on Second Order Generalized Integral

Xie Menxi, Shi Binwei

(Research Institute of Intelligent Structure and Systems, Suzhou University, Suzhou Jiangsu 215006, China)

Synchronization of power electronic current transformers of grid connection type is realized through accurate detection of the phase of network voltage. Synchronous reference frame approach, an excellent phase lock scheme for three-phase network voltage, constructs a virtual orthogonal signal based on the second order generalized integral to extend the synchronous reference frame approach to phase lock of single-phase networks. This paper analyzes in detail the control flow and parameter selection of this approach. The algorithm is realized on an experimental platform using DSP F28335 as control core to obtain response results in the cases of magnitude saltation and frequency discontinuity of grid voltage as well as harmonic condition. The correctness of this method is thus verified.

phase-locked loop; synchronous reference frame transformation; orthogonal signal generator; second order generalized integral (SOGI); digital signal processor; experimental research

10.3969/j.issn.1000-3886.2016.06.017

TM761

A

1000-3886(2016)06-0054-04

謝門(mén)喜(1984-)，男，甘肅甘谷人 ，專業(yè)：電氣自動(dòng)化技術(shù)。

定稿日期: 2016-06-16