基于DSP的高可靠性嵌入式硬件系統(tǒng)設(shè)計(jì)研究

李　靜，胡　超，馬文超

濟(jì)南匯智電力科技有限公司

基于DSP的高可靠性嵌入式硬件系統(tǒng)設(shè)計(jì)研究

李靜，胡超，馬文超

濟(jì)南匯智電力科技有限公司

隨著社會(huì)的快速發(fā)展，電子通訊技術(shù)得到了顯著的提高，人們的生活方式因電子通訊技術(shù)的原因發(fā)生了巨大的變化。嵌入式技術(shù)是一種新型的通訊技術(shù)，其具有良好的抗干擾作用，為此，在電子通訊技術(shù)發(fā)展工程中，開(kāi)展DSP的高可靠性嵌入式硬件系統(tǒng)進(jìn)行探究十分必要。本文對(duì)DSP系統(tǒng)進(jìn)行闡述，并探討DSP的高可靠性嵌入式硬件系統(tǒng)設(shè)計(jì)要點(diǎn)。

DSP；嵌入式；硬件系統(tǒng)；設(shè)計(jì)

1.前言

現(xiàn)如今人們的生活已經(jīng)離不開(kāi)電子設(shè)備，電子通訊技術(shù)成為了人們生活中不可或缺的一部分，但是，在電子設(shè)備使用過(guò)程中，難免會(huì)受到干擾，尤其是工業(yè)控制現(xiàn)場(chǎng)嵌入式系統(tǒng)常常因受到電磁干擾的因素?zé)o法順利開(kāi)展工作，需要重視DSP的高可靠性嵌入式硬件系統(tǒng)設(shè)計(jì)研究，才能解決根本問(wèn)題。

2.DSP系統(tǒng)分析

所謂的DSP技術(shù)就是人們常說(shuō)的數(shù)字信號(hào)處理技術(shù)，數(shù)字信號(hào)處理問(wèn)題無(wú)處不在，信息科學(xué)已滲透到所有現(xiàn)代自然科學(xué)和社會(huì)科學(xué)領(lǐng)域，該技術(shù)從誕生以來(lái)一直得到廣泛使用，DSP技術(shù)主要使用在通訊領(lǐng)域中，在通訊領(lǐng)域中使用該技術(shù)，主要是采用DSP芯片、單片機(jī)等來(lái)體現(xiàn)該技術(shù)。DSP系統(tǒng)之所以能夠得到廣泛使用，主要原因在于其具有精度高、集成與接口簡(jiǎn)單方便、容易編程等特點(diǎn)，為此，在使用過(guò)程中得到了人們的認(rèn)可［1］。DSP技術(shù)于20世紀(jì)60年代誕生，隨著計(jì)算機(jī)技術(shù)的快速發(fā)展，DSP技術(shù)也取得了很大突破，在過(guò)去，DSP技術(shù)已經(jīng)在通信領(lǐng)域中得到廣泛使用，隨著大規(guī)模集成電路以及數(shù)字計(jì)算機(jī)的飛速發(fā)展，加之從60年代末以來(lái)數(shù)字信號(hào)處理理論和技術(shù)的成熟和完善，用數(shù)字方法來(lái)處理信號(hào)，即數(shù)字信號(hào)處理，已逐漸取代模擬信號(hào)處理?，F(xiàn)如今，在數(shù)學(xué)等各領(lǐng)域中也得到使用，可見(jiàn)，該技術(shù)已經(jīng)滲入到人們生活中的方方面面，對(duì)其進(jìn)行深入研究具有重大意義［2］。

3.嵌入式硬件系統(tǒng)設(shè)計(jì)要點(diǎn)分析

3.1系統(tǒng)受干擾設(shè)計(jì)方法

嵌入式硬件系統(tǒng)可能受到的干擾主要來(lái)源于電源與電路，電源干擾尤為嚴(yán)重，電源線上可能存在的干擾有雷感應(yīng)接電流、感應(yīng)加熱的高頻感應(yīng)以及無(wú)線電干擾等，已經(jīng)對(duì)系統(tǒng)造成嚴(yán)重的影響。電源可能受到的干擾可以分為兩類(lèi)，一類(lèi)是電源自身所造成的干擾（內(nèi)部電源），另外一類(lèi)是電路耦合的干擾（外部電源），為了避免受到干擾，內(nèi)部電源可采用設(shè)置電壓監(jiān)視器的方式，將其作為核心系統(tǒng)電源，采用硬件、軟件兩者相互結(jié)合的方法進(jìn)行電源的保護(hù)工作。而外部電源主要有24V、5V，與外部接口作用即可解決干擾問(wèn)題，但是需要注意的是PCB的布局必須正確，對(duì)輸出波、兩路電源接地方式等，均一一做周全的考慮。電路的干擾主要有兩種，即來(lái)自接口電路的干擾、來(lái)自通信電路的干擾。由于智能設(shè)備的借口對(duì)A/D、D/A轉(zhuǎn)換精度等造成直接的影響，輸入通道是干擾的主要通道，為此對(duì)其要給予高度重視。要達(dá)到抗感染的效果，最直接的方法就是講電源系統(tǒng)切斷，或者是切斷傳輸通道，實(shí)現(xiàn)抗干擾一般情況下使用光電耦合器將過(guò)程通道、現(xiàn)場(chǎng)公用電線中斷，實(shí)現(xiàn)抗干擾能力主要是光電耦合器，其具有良好的抗干擾能力［3］。

3.2印刷電路板的設(shè)計(jì)

對(duì)于DSP系統(tǒng)而言，印刷電路板至關(guān)重要，對(duì)DSP系統(tǒng)的可靠性具有直接的影響力，為此，開(kāi)展PCB設(shè)計(jì)工作時(shí)，要將電能性列為重點(diǎn)考慮對(duì)象。在布線工作上，將可能的將高速線縮短，把小信號(hào)器件、功率信號(hào)器件一一分開(kāi)，把存在密切關(guān)系的連線元器件整理集中放置，并對(duì)元器件布局、線路干擾等各種問(wèn)題進(jìn)行研究。由于噪聲會(huì)產(chǎn)生電磁干擾，為此針對(duì)這一問(wèn)題，需要采取消除低頻干擾的措施。開(kāi)展PCB濾波設(shè)計(jì)工作時(shí)，可以采用增加旁路電容濾波的方式來(lái)消除低頻干擾，排除低頻干擾的同時(shí)，也要考慮排除高頻干擾，可采用在電源、地的引腳處布置旁路電容器的方式來(lái)消除高頻干擾。退耦電容的擺放方式直接贏得到退藕的效果，若是擺放正確則可降低電源噪聲［4］。為此，進(jìn)行退耦電容擺放時(shí)正確的方式是將其擺放在接近電源管腳的地方，地線、電源走線兩者之間所構(gòu)成的面積盡量縮小。電容最佳狀態(tài)是容性，但是，只有在諧振頻率大于系統(tǒng)頻率的情況下，才可表現(xiàn)為容性，反之則表現(xiàn)為感性。

3.3模擬量輸入、輸出通道設(shè)計(jì)要點(diǎn)

隔離采集信號(hào)要成功進(jìn)入到DSP模擬量輸入通道當(dāng)中，需要滿(mǎn)足一定的要求，即要達(dá)到DSP所需要的電壓基本要求。將模擬信號(hào)4-20mA轉(zhuǎn)化形成電壓信號(hào)，但是所轉(zhuǎn)化的電壓信號(hào)大小不可超過(guò)3V，模擬量再使用脈沖寬度調(diào)制輸出。在日常的電器控制中，常常采用低壓器件進(jìn)行強(qiáng)電流、高電壓的模擬量控制工作，但是，采用方式是存在一個(gè)弊端就是會(huì)致使強(qiáng)電流、高電壓流入到低壓見(jiàn)當(dāng)中，致使低壓件被燒毀。為了保證設(shè)備能夠正常運(yùn)行，需要使用光耦實(shí)現(xiàn)隔離。在模擬量輸入電路中，需要采用光電隔離技術(shù)，這樣才能夠保證精度、穩(wěn)定性，并且，需要把穩(wěn)壓管要把運(yùn)放的電源輸入端連接到穩(wěn)壓管的兩端部位，這樣可以減少一組電源，但是，需要同時(shí)采用兩個(gè)運(yùn)放才能夠達(dá)到相關(guān)要求［5］。模擬輸出電路與輸入電路存在很大的相似性，需要采用隔離、濾波才能夠轉(zhuǎn)化得到符合要求的電流。在數(shù)字量輸入輸出通道設(shè)計(jì)中，主要注意的是，輸入電流需要經(jīng)過(guò)光隔離才能夠?qū)怆婑詈掀鞑辉斐蓳p害，為此，需要在光耦的輸出端口布置一個(gè)二極管，避免出現(xiàn)反接現(xiàn)象，為了避免受到電磁波的感染，輸出電路設(shè)計(jì)中，需要在光電隔離保護(hù)的前提下增加電壓、電流等保護(hù)。

4.結(jié)束語(yǔ)

目前，我國(guó)在DSP平臺(tái)的嵌入式硬件系統(tǒng)設(shè)計(jì)研究上還處于初級(jí)階段，但是，隨著社會(huì)的進(jìn)步，電子通信技術(shù)的快速發(fā)展，人們對(duì)DSP系統(tǒng)的要求越老越高，開(kāi)展DSP的高可靠性嵌入式硬件系統(tǒng)設(shè)計(jì)研究工作具有重大意義，降低DSP系統(tǒng)所受到的干擾，可解決節(jié)能保護(hù)等各種問(wèn)題。

［1］劉巖俊.基于DSP的嵌入式溫度測(cè)量系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)［J］.國(guó)外電子測(cè)量技術(shù)，2014（01）.

［2］孫詠.基于ARM和DSP的嵌入式實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與研究［D］.浙江大學(xué)，2011.

［3］許海燕，付炎.嵌入式系統(tǒng)技術(shù)應(yīng)用（第一版）［M］.北京：機(jī)械工業(yè)出版社，2012.

［4］徐鴻書(shū).基于DSP的多軸運(yùn)動(dòng)控制器的研究［D］.大連理工大學(xué)，2015.