基于FPGA 的振動信號采集系統(tǒng)設計及實現*

王凌偉，樊 瑞，秦 沖，趙 君

(中航工業(yè)西安航空計算技術研究所，陜西 西安 710065)

隨著生產機械、運輸機械或工程結構向著高速、高效、高精度和大型化發(fā)展，機械設備的任何部件出現故障都可能降低加工精度，帶來較大的經濟損失，甚至危及人身安全。機械部件的振動狀態(tài)監(jiān)測已成為生產中的一個必不可少的環(huán)節(jié)，并對相應機械部件進行早期的故障預測［1，2］。文中采用FPGA 為核心開發(fā)振動信號采集系統(tǒng)，對數據采集模塊及通訊模塊進行了同步設計。

1 總體設計

振動信號采集系統(tǒng)以FPGA 芯片為核心，通過A/D 轉換芯片采集振動信號，然后通過RS-422 串行總線接口將采集的數據傳輸給上位機，在故障診斷軟件以作出相應的診斷處理。振動信號采集系統(tǒng)的硬件按照功能模塊可以劃分為信號調理電路、A/D 轉換電路、FPGA 控制邏輯和RS-422 接口轉換電路［3］，系統(tǒng)硬件結構如圖1 所示。

圖1 系統(tǒng)硬件結構框圖

系統(tǒng)硬件各個功能模塊的作用如下:

1)信號調理電路:信號調理電路主要對由集成電路壓電式(Integrated Circuit Piezoelectricity，ICP)加速度傳感器采集到的振動信號進行調理驅動、放大和抗混疊濾波處理，使模數轉換器(Analog to Digital Converter，ADC)芯片能夠獲取該振動信號，并作出進一步處理工作。

2)A/D 轉換電路:A/D 轉換電路將經過信號調理的信號進行模/數轉換，并將轉換結果傳送至FPGA 進行數據采集，此功能電路決定了整個系統(tǒng)的分辨率和采集精度。

3)FPGA 控制邏輯:FPGA 芯片是該主控模塊的核心部分，控制振動信號的采集和數據傳輸［4］，此功能電路控制著系統(tǒng)的采樣周期。

4)RS422 接口轉換電路:將A/D 轉換后的數字信號，通過RS422 總線傳輸到上位機。

2 硬件電路設計

2.1 恒流源電路

系統(tǒng)采用ICP 集成電路壓電式加速度傳感器檢測被測設備的振動信號，它將傳統(tǒng)壓電加速度傳感器和放大器集于一體，供電和信號輸出共用同一根電纜，通過恒流源為其供電，輸出信號經過信號調理電路后連接單片機進行測試，使采集系統(tǒng)得到了簡化，減少電纜的數量，同時省去了電荷放大器，降低了成本。

ICP 傳感器所需的供電電源必須能夠提供18～30 V 的直流電壓以及2～20 mA 的恒定電流。由于傳感器共用電源線與信號輸出線，所以它的輸出信號會包含一個8～14 V 的直流偏置電壓，通過去耦電容濾除信號中的直流分量。

本系統(tǒng)采用TI 公司的三端可調恒流源器件LM334 芯片。LM334 為單片三端可調恒流源，實際應用中，改變連接電阻就可構成不用獨立電源的兩端理想電流浮置源，改變R可以改變恒流源的電流值，其公式為:

系統(tǒng)中設置為LM334 的工作電壓28 V，電阻R 標稱值33 Ω，輸出電流為2 mA。

2.2 信號調理模塊的設計

2.2.1 隔離、放大電路設計

ICP 加速度傳感器輸出信號包含有直流偏置電壓，電路設計隔直電容C1 和C2 濾除此直流分量，然后采用精密儀表運算放大器芯片實現對模擬信號的放大處理，，通過調節(jié)外部比例電阻可完成增益從1 至10 000 之間的任意選擇。隔離、放大電路的原理圖如圖2 所示。

圖2 振動信號采集電路

N1 為精密儀表運算放大器，其增益值依據下式可計算得出:

式中:G 為電壓放大增益;Rref為比例參考電阻，單位Ω。

現階段取Rref開路，即Rref=∞，計算可知G=1。

R1、R2 為輸入端匹配電阻，標稱值4.7 kΩ。

R3、R4 為開路接地電阻，標稱值1 MΩ。

C1、C2 為輸入端隔直電容，標稱值0.1 μF，額定電壓值50 V。通過C1，C2 和R3，R4 構成的高通電路，－3 dB 截至頻點是15.92 Hz，對信號進行隔直處理，同時不影響采集信號。

C3、C4、C5 為精密儀表運算放大器輸入端的濾波電容，標稱值為0.001 μF、0.01 μF、0.001 μF，與R1、R2 構成低通電路，對共模信號的－3 dB 截至頻點是33.87 kHz，對于差模信號的－3 dB 截至頻點是1 610 Hz，有效的濾除進入采集電路的干擾信號。

2.2.2 抗混濾波電路設計

經過放大處理后的振動信號會混雜有高頻干擾信號，這些高頻信號就會產生頻率混疊現象，造成采集系統(tǒng)的精度下降。

抗混濾波電路采用二階壓控電壓源低通濾波電路［5］，濾波器的截止頻率則由電阻R1、R2 和電容C1、C2 控制。二階低通濾波電路的原理圖如圖3 所示。

圖3 二階濾波電路

濾波電路設計參數如下:

R1=R2=15 kΩ，R3=R4=10 kΩ，C1=C2=10nF;

二階低通濾波電路的傳遞函數為:

式中:A(s)為開環(huán)增益;Q 為等效品質因數;ωn為電路的特征角頻率s。

其中Avf=1+R3/R4=2，Q=1/(3－ Avf)=1 ＞0，故A(s)的極點全部位于左半s 平面，電路不會產生自激震蕩。

另一方面，由濾波電路傳遞函數可得幅頻響應表達式為:

可以計算出，其在ω/ωn=10 時，幅頻特性曲線有－40 dB的衰減，電路的幅頻響應具有較好的低通特性，濾波器截止頻率f=1/2πRC≈1 062 Hz。

2.3 數據采集模塊的設計

數據采集模塊主要圍繞A/D 轉換芯片展開設計，系統(tǒng)選用單通道的16 位A/D 轉換芯片進行采樣，采樣頻率最高分別可達100 ksps。目標采樣的振動信號的頻率一般為低頻信號，設計采集系統(tǒng)的檢測5 kHz 頻率范圍內的振動信號，按照香農采樣定理，A/D 轉換芯片的采集速率應不小于10 k 每秒，100 ksps 的A/D 轉換芯片完全可以滿足本系統(tǒng)需求。

由于A/D 轉換芯片輸出電平為5 V 的TTL 電平，需要配置電平轉換芯片，將5 V 電平轉換為3.3 V 電平，再送入現場可編程門陣列(Field Programmable Gate Arrays，FPGA)，完成對采集電路中A/D 轉換芯片的時序控制。

A/D 轉換公式:A/D 芯片采集到的數值為0～0xFFFF的16 位二進制數，對應－10 V～+10 V 的電壓，電壓轉換計算公式如下:

當AD 值小于0x8000:

當AD 值大于等于0x8000:

2.4 通訊模塊的設計

RS-422 驅動電路由UART 協議、電平轉換和接口電路組成，其中協議轉換由可編程邏輯實現。串行接口數據格式為:1 個起始位，8 個數據位，奇校驗位，1 個停止位，工作頻率設計在115 200 bps。FPGA 芯片將采集到的AD 轉換后數據轉發(fā)到RS-422 總線。由于AD 采集芯片為16 bit，所以在設置先發(fā)數據的高8 bit，再發(fā)送數據的低8 bit。

3 可編程邏輯設計

3.1 可編程邏輯功能設計

系統(tǒng)選用Xilinx 公司的Spartan 系列芯片，此系列具有性能優(yōu)良、性價比高、非易失性等特點，擴展了片上flash 存儲器，用于FPGA 的配置和非易失性數據的存儲，具有充足的資源滿足采集系統(tǒng)的邏輯功能需求?？删幊踢壿嫴捎媚K化的設計思想，設計AD 采集模塊和UART 協議模塊。

3.1.1 AD 采集模塊

FPGA 芯片控制A/D 轉換芯片RC 信號為低電平，AD芯片啟動轉換工作，同時BUSY 信號輸出低電平，轉換完成后AD 芯片BUSY 信號重置高電平，AD 芯片數據輸出端口輸出有效數據。FPGA 檢測到BUSY 信號，將AD 芯片轉換后的數據存入UART 發(fā)送寄存器中。

3.1.2 UART 協議模塊

UART 協議模塊采用的是串口通訊協議軟核，其設計特點是:

1)波特率為9 600 bps～115.2 kbps 可通過軟件編程;

2)內建128 字節(jié)接收FIFO 和128 字節(jié)發(fā)送FIFO;

3)數據長度、停止位長度、奇偶校驗可通過軟件進行編程;

4)計算公式:波特率=外部時鐘(14.745 6 MHz)/(16 ×分頻因子)。

3.2 系統(tǒng)功能邏輯設計

采集系統(tǒng)的控制設計為周期自動采集，一次采樣過程如下:首先啟動A/D 轉換器，然后判斷BUSY 信號轉換是否結束，A/D 轉換結束后FPGA 讀取A/D 轉換結果，并直接存入UART 發(fā)送寄存器，然后等待延時到下一周期，并開始第二次采集，自動完成振動信號的采集。FPGA 的自動控制流程如圖4 所示。

圖4 FPGA 自動控制流程

系統(tǒng)設計采樣周期為200 us，遠大于A/D 轉換芯片的轉換時間，決定了系統(tǒng)的采樣速率5 kHz，可滿足大多數機械部件振動信號的采集要求。采樣周期控制由FPGA 使用的時鐘計數決定，此系統(tǒng)使用的時鐘為10 MHz，系統(tǒng)的周期誤差來源于晶振本身的誤差，系統(tǒng)使用的晶振初始頻率-溫度誤差為50 PPM，具有極小的時鐘誤差。

4 系統(tǒng)功能驗證

為了驗證振動信號采集系統(tǒng)的各項功能，本研究采用由振動臺輸出的正弦信號作為系統(tǒng)的輸入激勵，由本文設計的采集系統(tǒng)對該振動信號進行采集，從而檢驗系統(tǒng)采集功能的準確性。試驗中用到的設備情況如下:使用隨機振動臺，施加21.5 Hz 正弦振動激勵信號，幅值分別為1 g 和2 g 兩種激勵，使用振動傳感器精度為104 mV/g，測量結果為圖5 和圖6 所示。

由圖可以看出，信號的幅值接近激勵值，與輸入的正弦激勵信號基本一致，進行頻率分析，進行FFT 轉換后頻率為21.5 Hz，與輸入激勵信號的頻率一致。實驗結果表明，該振動信號采集功能正確。

圖5 1 g 正弦信號的測量結果

圖6 2 g 正弦信號的測量結果

5 結論

本文提出的FPGA的振動信號采集系統(tǒng)具有硬件組成少，可在不需要中央處理器即可完成數據的自動采集，且具備并行可擴展性，功能移植性好，同時具有較高的采樣周期和精度，可以滿足大多數工業(yè)與航空領域中振動采集的要求。

［1］李德葆.工程振動試驗分析［M］.北京:清華大學出版社，2004.

［2］李允公.機械故障診斷與狀態(tài)監(jiān)測特征提取中的若干典型問題的研究［D］.沈陽:東北大學，2005:15.

［3］曹恒，秦穎頎，王春，等.兩線制IEPE 傳感器前置信號調理電路［D］.儀表技術與傳感器，2012:11.

［4］楊曉慧，楊永健.基于可編程模擬器件的小信號測量系統(tǒng)［J］.儀器儀表學報，2005，26(8):6－8.

［5］康華光，陳大欽.電子技術基礎(模擬部分)［M］.第5版.北京:高等教育出版社，2006.