基于6Gbps速率光纖傳輸系統(tǒng)設(shè)計(jì)

唐 寬 王皓奎

（廣西瀚特信息產(chǎn)業(yè)股份有限公司，廣西 桂林 541004）

基于6Gbps速率光纖傳輸系統(tǒng)設(shè)計(jì)

唐 寬 王皓奎

（廣西瀚特信息產(chǎn)業(yè)股份有限公司，廣西 桂林 541004）

隨著 3G技術(shù)的發(fā)展以及多模系統(tǒng)的應(yīng)用，傳輸帶寬要求越來越寬，載波數(shù)要求越來越多，這就要求在傳輸鏈路上有更高的速率，因此6Gbps速率光纖傳輸技術(shù)要求越來越緊迫，為了實(shí)現(xiàn)6G光纖傳輸技術(shù)應(yīng)用于產(chǎn)品，對(duì)6Gbps速率光纖傳輸技術(shù)涉及的并行數(shù)據(jù)到串行數(shù)據(jù)轉(zhuǎn)換，數(shù)據(jù)同步，串行數(shù)據(jù)收發(fā)，時(shí)鐘恢復(fù)等做了測(cè)試，設(shè)計(jì)了FPGA程序并下載到FPGA芯片中進(jìn)行了驗(yàn)證。實(shí)現(xiàn)了高數(shù)據(jù)速率下光纖的數(shù)據(jù)互聯(lián)。

FPGA；串行收發(fā)器；光纖傳輸；誤碼率

隨著3G技術(shù)的發(fā)展以及多模系統(tǒng)的應(yīng)用，傳輸帶寬要求越來越寬，載波數(shù)要求越來越多，這就要求在傳輸鏈路上有更高的速率，因此6Gbps光纖傳輸技術(shù)要求越來越緊迫，為了降低6Gbps光纖傳輸技術(shù)直接在產(chǎn)品中應(yīng)用所帶來的研發(fā)風(fēng)險(xiǎn)，迫切需要提前對(duì)6Gbps光纖傳輸技術(shù)進(jìn)行技術(shù)研究。據(jù)此，本文設(shè)計(jì)6Gbps光纖傳輸系統(tǒng)，滿足了市面上射頻拉遠(yuǎn)單元在多模系統(tǒng)中的應(yīng)用，并且可配置性強(qiáng)，便于靈活組網(wǎng)使用。

1 系統(tǒng)總體設(shè)計(jì)框圖

該系統(tǒng)設(shè)計(jì)了TD-SCDMA多模系統(tǒng)中的GSM近端數(shù)字模塊和GSM+TD-SCDMA的遠(yuǎn)端數(shù)字模塊。近端和遠(yuǎn)端的FPGA芯片采用支持6Gbps數(shù)據(jù)傳輸?shù)膯蜦PGA芯片，這樣硬件相對(duì)簡單，同時(shí)也滿足了系統(tǒng)要求。

系統(tǒng)總體設(shè)計(jì)框圖如下圖1所示：

圖1 系統(tǒng)總體設(shè)計(jì)框圖

預(yù)計(jì)設(shè)計(jì)系統(tǒng)的工作方式如圖 1所示，近端為GSM_ADD，其中，D、E、F為業(yè)務(wù)光口，功能對(duì)等。Y用于近端機(jī)之間內(nèi)部交互光口，用于傳遞TD、 GSM及WLAN數(shù)據(jù)。Z為WLAN端口，用于與WLAN專用模塊相連。遠(yuǎn)端機(jī)C為WLAN端口。測(cè)試只用上圖1-1中GSM通道，從近端機(jī)輸入GSM信號(hào)，在遠(yuǎn)端機(jī)射頻口輸出GSM信號(hào)到頻譜儀，來驗(yàn)證整個(gè)6G光纖傳輸?shù)目捎眯浴?/p>

2 系統(tǒng)回環(huán)測(cè)試程序設(shè)計(jì)

系統(tǒng)回環(huán)測(cè)試是驗(yàn)證測(cè)試程序和硬件設(shè)備正常的常用方法之一。根據(jù)圖1所示，可分別在GSM ADD和RDD1設(shè)備進(jìn)行多種系統(tǒng)回環(huán)測(cè)試，比如GSM ADD自己的光纖發(fā)送口直接回環(huán)到光纖接收口，也可以使用GSM ADD自己的光纖發(fā)送口發(fā)送到RDD1的接收口，然后在RDD1中進(jìn)行數(shù)據(jù)回環(huán)，再通過A口送回到F口的接收端?；丨h(huán)測(cè)試框圖如圖2所示：

圖2 回環(huán)測(cè)試框圖

如上圖4所示，首先在FPGA內(nèi)部編寫測(cè)試數(shù)據(jù)發(fā)送代碼，發(fā)送固定格式的測(cè)試數(shù)據(jù)，如K28.5,幀號(hào),1,2,…,255,K28.5,幀號(hào)+1,1,2…數(shù)據(jù)序列，這種數(shù)據(jù)序列可以防止整幀丟失的情況。通過SERDES的發(fā)送邏輯發(fā)送到TX差分端，外部采用兩根50Ω阻抗線回環(huán)到RX差分端，再經(jīng)過SERDES的接收邏輯解碼輸出到接收數(shù)據(jù)校驗(yàn)?zāi)K，該檢驗(yàn)?zāi)K按照發(fā)送模塊的固定數(shù)據(jù)序列進(jìn)行檢驗(yàn)，同時(shí)把檢驗(yàn)結(jié)果通過RS-232端口發(fā)送到PC機(jī)串口上進(jìn)行打印。

3 光纖傳輸?shù)膶?shí)現(xiàn)

該節(jié)闡述了6Gbps速率下光纖傳輸?shù)木唧w實(shí)現(xiàn)過程。

3.1 SERDES接口實(shí)現(xiàn)

去自SERDES接口包括153.6M的發(fā)送時(shí)鐘，32位寬的數(shù)據(jù)，4位寬的控制字選擇是發(fā)送控制字還是數(shù)據(jù)，同時(shí)注意SERDES發(fā)送數(shù)據(jù)是從最低位開始發(fā)送的。SERDES接口時(shí)序如圖3所示。

圖3 SERDES接口時(shí)序

153.6M的發(fā)送時(shí)鐘由SERDES給出，發(fā)送數(shù)據(jù)與該時(shí)鐘要對(duì)齊。8B/10B編碼規(guī)則為一個(gè)字節(jié)的最高3bit為一組，值范圍為0～7；其它5bit為一組，值范圍為0～31；當(dāng)對(duì)應(yīng)字節(jié)的控制位為低時(shí)發(fā)送正常數(shù)據(jù)為DX.Y，當(dāng)對(duì)應(yīng)字節(jié)的控制位為高時(shí)發(fā)送K碼為KX.Y。

3.2 SERDES硬核對(duì)外接口

用altera的MegaWizard產(chǎn)生的6G SERDES硬核如圖4所示，由于Arria II GX這一類器件目前還不支持6G速率，所以在這選用了Stratix II GX這一類器件才能在deserializer寬度上選擇32位。

圖4 SERDES硬核對(duì)外接口

SERDES 硬核對(duì)外接口詳細(xì)端口定義如表1 所示。

表1 SERDES硬核詳細(xì)端口定義

3.3 6Gbps傳輸測(cè)試框圖仿真

用對(duì)于圖2所示框圖搭建modelsim仿真平臺(tái)，對(duì)FPGA代碼和6G serdes進(jìn)行仿真，仿真結(jié)果如圖5所示。

圖5 SERDES硬核對(duì)外接口

在圖5中，F(xiàn)PGA收發(fā)時(shí)鐘為307.2MHz，給到SERDES的參考時(shí)鐘也是為307.2MHz,其中i_from_bricx_data為收到來自 SERDES的 16bit數(shù)據(jù)，i_from_bricx_ctrl為收到來自SERDES的 2bit控制信號(hào)指示，o_to_bricx_data為發(fā)送到SERDES的16bit數(shù)據(jù)，o_to_bricx_ctrl為發(fā)送到SERDES的2bit控制信號(hào)指示。o_err_cnt為校驗(yàn)結(jié)果錯(cuò)誤計(jì)數(shù)器。由上圖可知，代碼按照預(yù)定的發(fā)送數(shù)據(jù)格式進(jìn)行發(fā)送數(shù)據(jù)，同時(shí)SERDES接收到的數(shù)據(jù)也是與發(fā)送數(shù)據(jù)相同，仿真正確。

3.4 6Gbps傳輸數(shù)據(jù)發(fā)送

如圖6所示，圖6中的o_to_bricx_data為16位發(fā)送數(shù)據(jù)到SERDES，o_to_bricx_ctrl為2位發(fā)送控制到SERDES，從圖 6中發(fā)送的數(shù)據(jù)可以看出，發(fā)送數(shù)據(jù)滿足方案中測(cè)試數(shù)據(jù)格式。

圖6 測(cè)試數(shù)據(jù)發(fā)送

3.5 6Gbps傳輸數(shù)據(jù)接收

如下圖7所示，圖7中的i_from_bricx_data為16位接收數(shù)據(jù)來自 SERDES，i_from_bricx_ctrl為 2位接收控制來自SERDES，通過與發(fā)送數(shù)據(jù)對(duì)應(yīng)的接收數(shù)據(jù)進(jìn)行比較，可以看出接收數(shù)據(jù)正確。 而K碼出現(xiàn)的在高字節(jié)，發(fā)送K碼是固定出現(xiàn)在低字節(jié)的，所以，程序里面需要做K碼自動(dòng)調(diào)整。

圖7 SERDES硬核對(duì)外接口

3.6 6Gbps傳輸數(shù)據(jù)誤碼測(cè)試

在對(duì)接收數(shù)據(jù)進(jìn)行位置調(diào)整后，與發(fā)送數(shù)據(jù)進(jìn)行比較，如出現(xiàn)不匹配，則誤碼計(jì)數(shù)器o_err_cnt會(huì)加1，從圖6中和圖7中可以看出誤碼計(jì)數(shù)器一直保持了0，即沒有誤碼。同時(shí)，對(duì)誤碼計(jì)數(shù)器o_err_cnt作為觸發(fā)條件，對(duì)主近端接收的數(shù)據(jù)進(jìn)行校驗(yàn)，對(duì)系統(tǒng)進(jìn)行了 145分鐘測(cè)試，沒有校驗(yàn)到一個(gè)誤碼。

根據(jù)誤碼計(jì)算公式，1RT=1(6X109*145*60)=1.9e-14，即誤碼率小于e-14量級(jí)。

4 結(jié)束語

本文闡述了一種新型的6Gbps速率光纖傳輸系統(tǒng)設(shè)計(jì)方法。該系統(tǒng)已經(jīng)應(yīng)用到TD-SCDMA和GSM多模RRU系統(tǒng)中。系統(tǒng)在應(yīng)用了6Gbps速率光纖傳輸系統(tǒng)，射頻拉遠(yuǎn)數(shù)在原來基礎(chǔ)上提高 1倍。設(shè)計(jì)好的代碼作為程序模塊可以方便的移植到多種應(yīng)用平臺(tái)上，一定程度上降低了開發(fā)的難度，為大系統(tǒng)程序提供了更為方便的接口，也在很大程度上提高了光纖傳輸?shù)男省?/p>

[1] 蘇翼凱.高速光纖傳輸系統(tǒng)[M].上海:上海交通大學(xué)出版社,2009.

[2] 毛幼菊,朱繼光.光纖通信新技術(shù)[M].重慶:光通信研究所,2004.

[3] 徐曉庚.高速光纖通信系統(tǒng)傳輸特征的研究[D].武漢:華中科技大學(xué),2006.

[4] 夏宇文.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京:北京航空航天大學(xué)出版社,2005.

[5] 陳瑋瑋.高速光纖通信系統(tǒng)中碼型技術(shù)的研究[D].南京:南京郵電大學(xué),2005.

Design of 6Gbps data rate fiber transmission system

With the development of 3GPP technology research and development, the 2G technology GSM and the TD-SCDMA combine system are research and development. the transmission baud rate want more and more, the carrier numbers want more and more. So in transmit link should have high data rate, use fiber as transmission media, the limitations is the parallel data translate to serial data, data synchronization, serial data receive and transmit, clock recover, in this paper write the FPGA code and download to the FPGA chip ,research the upwards technology, and test all the parameter. Get the highest data rate in fiber interconnecting result.

FPGA; SERDES; fiber transmit; bit error rate

TP393

A

1008-1151(2015)02-0010-03

2015-01-13

唐寬（1983－），男，廣西全州人，供職于廣西瀚特信息產(chǎn)業(yè)股份有限公司；王皓奎（1974－），男，廣西桂林人，供職于廣西瀚特信息產(chǎn)業(yè)股份有限公司。