用于射頻集成的高Q硅基電感的優(yōu)化設(shè)計

王惠娟等

摘 要： 采用理論分析與電磁仿真結(jié)合的方法，對硅上多層金屬構(gòu)成的螺旋電感進行電性能研究，優(yōu)化并獲得一種適用于射頻電路集成的硅基射頻高Q電感。對于影響電感Q值的多種損耗機制，重點研究了趨膚效應(yīng)對電感的影響。并通過結(jié)構(gòu)參數(shù)及金屬層疊優(yōu)化后，硅上電感的Q值可以達到60以上，自諧振頻率可以達到10 GHz以上，可以較好地應(yīng)用于射頻系統(tǒng)中的濾波選頻及匹配等網(wǎng)絡(luò)。

關(guān)鍵詞： 硅上電感； 趨膚效應(yīng)； 射頻系統(tǒng)集成； 電磁仿真

中圖分類號： TN702?34 文獻標識碼： A 文章編號： 1004?373X（2015）18?0106?04

Abstract： The electrical performance of silicon?based spiral indicator constituted with multi?layer metal is studied by the combined method of theoretical analysis and electromagnetic simulation. The silicon?based RF high?Q indicator applied to RF circuit integration was optimized and acquired. Among various loss mechanisms influencing Q?value of the indicator， the influence of skin effect on the indicator is researched emphatically. The silicon?based Q?value of the indicator after optimizing the structure parameter and the metal stacking can reach 60， and the self?resonant frequency can achieve 10 GHz. The inductor can be better applied to networks of filtering， frequency?selecting and matching in RF system.

Keywords： silicon?based inductor； skin effect； RF system integration； electromagnetic simulation

0 引 言

近幾十年以來，片上電感的相關(guān)研究成為國內(nèi)外研究的熱點，取得了重要研究進展。目前片上電感的實現(xiàn)方式主要有三種：鍵合線電感、有源電感與螺旋電感。其中鍵合線電感寄生電容大，電感量的不精確，應(yīng)用比較受限；而有源電感占用芯片面積小，應(yīng)用受頻率和電壓影響大[1]。螺旋電感由于其對襯底的絕緣性要求較高，同時占用面積過大，主要使用薄膜、砷化鎵、低溫共燒陶瓷等技術(shù)制作并以單片的形式與電路的有源部分連接。隨著硅理論和工藝的發(fā)展，由于其低成本且成熟的工藝，人們開始關(guān)注使用硅上工藝實現(xiàn)無源器件。與GaAs半絕緣襯底不同，硅襯底是半導體，襯底的損耗比較大，很難獲得高的品質(zhì)因素，如何實現(xiàn)高性能的電感成為一個重要的研究方向。已經(jīng)知道采用片上技術(shù)在硅上實現(xiàn)螺旋電感，Q值一般在十幾以內(nèi)；而采用厚銅和高阻硅來實現(xiàn)高Q螺旋電感一般也在40以下[2?5]。本文正是在此背景之下，對硅上螺旋電感進行理論上對損耗機制分析，并結(jié)合電磁仿真軟件對影響硅上電感的感值及Q值進行優(yōu)化仿真，并得到Q值最高結(jié)構(gòu)的硅上電感。同時基于優(yōu)化仿真結(jié)構(gòu)，和影響硅上電感的多種寄生，提出適用于寬頻帶的電感寄生參數(shù)。

1 硅基螺旋電容的設(shè)計參數(shù)與損耗機制

1.1 硅基螺旋電感的設(shè)計參數(shù)

硅基螺旋電感量與其幾何形狀有著密切的關(guān)系，其精確的計算可通過求解麥克斯韋方程組得出。其幾何參數(shù)的確定可以應(yīng)用 S.S Mohan提出的計算電感的閉合公式[6]：針對四邊形、六邊形、八邊形及圓形平面螺旋電感，其中C1，C2，C3，C4是由電感線圈形狀所確定的常數(shù)，[μ0]代表磁導率，n代表線圈匝數(shù)，[davg]代表了電感線圈內(nèi)徑與外經(jīng)的平均值，[ρ]代表了線圈填充率，其相關(guān)定義式為如下所示：

[L≈K1μ0n2davgC12lnC2ρ+C3ρ+C4ρ2]

[davg=din+dout2]

[ρ=dout-dindout+din]

品質(zhì)因數(shù)Q是電感及微波電路中的重要性能表征參數(shù)，在微波電路中，電感一般應(yīng)用于遠小于其自諧振頻率以下的頻段，以保證其電感特性，此時電感是一種非理性器件，由于寄生參數(shù)的存在，用有效品質(zhì)因數(shù)[Qeff]來定義高頻電感，其表達式如下所示：

[Qeff=Im[Zin]Re[Zin]=XR=ωLeR]

式中：[Re[Zin]]和[Im[Zin]]分別代表電感阻抗值的實部和虛部，對于無輻射系統(tǒng)，如Z=R+jX，則[Q=XR]，諧振回路的品質(zhì)因數(shù)為諧振回路的特性阻抗與回路電阻之比。元件的有效Q值愈大，用該元件組成的電路或網(wǎng)絡(luò)的選擇性愈佳。而Q值的大小與其損耗機制有關(guān)。

1.2 硅基電感損耗機制

對于硅上螺旋電感，在不涉及磁芯材料的情況下，影響電感Q值主要有兩種損耗：一種是襯底損耗，一種是導體損耗。

襯底損耗由襯底電阻率及襯底與電感金屬間絕緣層厚度來決定，襯底電阻率越高，絕緣層厚度越大，其Q值越低[7]。導體損耗是由構(gòu)成片上無源元件的金屬導體有限的電導率引起的，這一部分損耗根據(jù)形成原因可分為直流損耗以及高頻損耗兩種。為了減少歐姆損耗，可選用低電阻率的金屬材料，增大導體橫截面積，減小導體長度。隨著頻率的升高，電流趨向于在導體的外表面流動產(chǎn)生趨膚效應(yīng)，它取決于頻率、金屬電導率和磁導率，趨膚深度和高頻下電阻可以表示為以下公式[1]：

[δs=2ωμσ，Rs=1σδs=ωμ2σ]

式中：[σ]為金屬電導率，μ為磁導率，[ω]為工作角頻率。

工作頻率越高，趨附深度[δs]越小，[Rs]越大，導體損耗越大，信號幅度的衰減就越快。表1給出了常見的幾種用于制作無源器件的金屬的電導率、電阻率及在典型高頻點下的趨膚深度。從表中可以看出，銅和銀導電率較好，由于銅金屬的易于制作且價格便宜，而金屬鋁由于其加工時易控制性且成本最低，易于形成電極，在半導體工藝中應(yīng)用較多。

2 硅基電感的層疊及優(yōu)化仿真

2.1 硅基螺旋電感的設(shè)計參數(shù)

通過對硅上平面螺旋電感進行了理論分析，給出了影響電感電學性能主因素?？偨Y(jié)出在設(shè)計中要考慮的可變參數(shù)包括：

（1） 襯底的厚度及電阻率；

（2） 線圈的圈數(shù)；

（3） 金屬的線厚、線寬、線間距，材料的選擇；

（4） 線圈面積與電感參數(shù)的影響；

（5） 多圈的過孔及連出方式[3]。

表1 幾種常見金屬的導電性能及趨膚深度對比

本文選取其中的幾個關(guān)鍵點，介紹具體的分析、仿真及優(yōu)化過程。為了研究硅上電感的電學特性，采用兩種不同的軟件（HFSS，ADS）完成以下電感的電磁仿真（EM）及建模仿真。

本文所采用的電感為平面螺旋八邊形結(jié)構(gòu)，金屬層疊由四層金屬及兩種通孔構(gòu)成。其4層金屬可以組成如圖1所示的兩種結(jié)構(gòu)，圖中M1和M3的典型選擇為金屬鋁，M2及VIA1_2的典型選擇為金屬銅。基于這兩種層疊，選擇以下參數(shù)來完成優(yōu)化：硅上電感的典型硅襯底選擇均為2 000 [Ω?cm]，而襯底厚度采用盡可能薄加工時且易于拿持的尺寸350 μm，選擇2 μm的氧化層來作為硅表面絕緣。由于金屬厚度大于3倍趨膚深度時，電感性能的改善并不明顯，所以圖1中構(gòu)成電感的主要層M1和M2均為3 μm，VIA1_2也為3 μm，金屬表面電極層M3為1 μm。

2.2 硅基螺旋電感的設(shè)計參數(shù)

（1） 電感的線寬、間距及內(nèi)徑：電感的電感內(nèi)徑D=240 μm；4種電感的線條寬度W分別為30 μm，40 μm，50 μm，60 μm；間距S為15 μm；線圈匝數(shù)N為2。圖2數(shù)據(jù)中4條曲線依次對應(yīng)4種線寬依次增大的電感和Q值?？梢钥闯鼍€條寬度的增加，電感感值略有增大，電感Q值卻有明顯的增大，這是因為線寬增大減小了導體損耗。且所有電感自諧振頻率在10 GHz內(nèi)均未出現(xiàn)。

另外針對相同電感不同間距也相應(yīng)完成仿真，發(fā)現(xiàn)以線寬60 μm電感為例，間距為15 μm時其電感Q值最大，說明此時繞線密度最有利用磁場的集中。而隨著電感的內(nèi)徑增大其感值也相應(yīng)呈正比增大，但是大電感諧振頻率也隨之減小。以線寬為60 μm的電感為例，內(nèi)徑從240 μm增大到500 μm，其感值從1.9 nH增大至3.2 nH（@2.5 GHz），諧振頻率從11 GHz降低至6 GHz。

（2） 電感的繞圈匝數(shù)：對于電感的電感內(nèi)徑D=240 μm，電感的線條寬度W=60 μm，間距S=15 μm時，分別減少繞線圈數(shù)N，仿真得到電感值和Q值如圖3所示?？梢钥闯鲭S著電感的圈數(shù)逐漸變小，電感感值呈線性減小，但是Q值略微增大，特別是小電感的Q最大值明顯要增大很多。電感的Q值跟線圈圈數(shù)并沒有直接的線性關(guān)系，跟線圈的繞線密度還有一定的關(guān)系，三者必須綜合起來優(yōu)化。

2.3 硅基螺旋電感的設(shè)計參數(shù)

前面的優(yōu)化均采用如圖1疊層2的思路，將多層金屬都綜合利用起來建模，下面將各種的金屬及過孔互相組合形成電感，并對比其仿真結(jié)果。選擇內(nèi)徑D為240 μm的八邊形電感，線寬60 μm，間距為15 μm的兩圈電感，建模得到的4種電感的金屬構(gòu)成分別為：M1+M2+M3+VIA1_2；M1+M2 +VIA1_2；M2+VIA1_2；M2，如圖4所示，數(shù)據(jù)中4條曲線依次對應(yīng)4種電感。結(jié)果顯示電感的感值均接近，但是Q值有區(qū)別。預計的采用4層金屬夠成獲得最高Q的電感并非如此，在2.5 GHz讀取數(shù)據(jù)對比，采用單層M2上形成電感Q值最高可超過40，初步分析這是由于趨膚效應(yīng)造成的。

為了進一步分析這種現(xiàn)象，采用單圈電感在不同層上走線建模。選擇內(nèi)徑D為600 μm、線寬60 μm的八邊形電感，對不同層金屬的結(jié)構(gòu)進行仿真得到的電感值及Q值如圖5所示，圖中4種電感的金屬構(gòu)成分別為M2，M3，M2+M3，M1+M2+M3+VIA1_2。同樣選擇頻率約在2.5 GHz最近點讀取數(shù)據(jù)，可知采用3 μm厚銅作為惟一金屬層的電感Q值最大，并且其Q最大值可以超過60（7 GHz左右）。

圖5中同時給出了兩種電感的表面電流分布的結(jié)果，左圖為L1的結(jié)果，可以看出其表面電流較大，右圖為L4的結(jié)果（L2和L3結(jié)果類似），這是由于僅有L1電感是由3 μm的厚銅構(gòu)成，其他電感表面均有一層1 μm的鋁。而銅的導電率是比鋁要高得多，使得銅線圈電阻小于鋁圈。由于趨膚效應(yīng)，電場往線圈的金屬表面集中，所以L1的電流會大得多。

3 高頻寄生參數(shù)的提取

對于硅上螺旋電感的等效模型研究，已經(jīng)有較多的發(fā)表文章研究，但是大多等效模型都沒有考慮到高頻時的趨膚效應(yīng)所帶來的影響[6，9]。在本文中，根據(jù)仿真結(jié)果可以得到如圖7中電路來擬合硅基電感的高頻寄生參數(shù)。模型中將本征電感值一分為二，可以在較大頻域內(nèi)合理反應(yīng)電感的性能。如圖6所示，該模型考慮了多種寄生參數(shù)：電感的線圈電阻；趨膚效應(yīng)；線圈叉指寄生電容以及襯底的介質(zhì)損耗和襯底絕緣層帶來的寄生電容，比較完備地反應(yīng)了硅上電容在高頻下的各項寄生參數(shù)。

將兩種EM仿真軟件的結(jié)果與原理圖的阻抗參數(shù)擬合可以得到各組寄生參數(shù)的值，圖7所示為最后仿真提取與電路提取電感值的結(jié)果對比，可以看出3種方法都可以較好地反應(yīng)電感的感值隨頻率變化特性。

4 結(jié) 語

本文提供一種在硅上多層金屬形成螺旋電感的優(yōu)化和設(shè)計方法，并對影響電感感值及Q值的主要參數(shù)做理論分析，并對影響其電學性能的物理結(jié)構(gòu)參數(shù)和層疊參數(shù)做優(yōu)化仿真。對優(yōu)化后的幾個nH的電感，自諧振頻率均達到10 GHz以上，在去除薄層的低電阻金屬Al帶來的趨膚效應(yīng)和采用高電阻率襯底來避免襯底損耗后，其Q值最大可以達到60以上，驗證了硅上電感可應(yīng)用于射頻集成系統(tǒng)的應(yīng)用。同時本文提出了一種用于表征硅上螺旋電感的高頻寄生參數(shù)的電路模型，可以與多種EM仿真結(jié)果一致，提供一種該螺旋電感用于射頻無源系統(tǒng)設(shè)計的快速建模。

參考文獻

[1] BAHL I. Lumped elements for RF and microwave circuits [M]. Boston： Artech House， 2003.

[2] LONG J R， COPELAND M A. The modeling， characterization， and design of monolithic inductors for silicon RFIC' s 90?2 [J]. IEEE Journal of Solid?State Circuits， 1997， 32（3）： 357?369.

[3] LOPEZ?VILLEGAS J M， SAMITIER J， CANE C， et al. Improvement of the quality factor of RF integrated inductors by layout optimization [J]. IEEE Transactions on Microwave Theory and Techniques， 2000， 48（7）： 76?83.

[4] NIKNEJAD A M， MEYER R G. Analysism， design， and optimization of spiral inductors and transformers for Si RF IC's [J]. IEEE Journal of Solid?State Circuits， 1998， 33（10）： 1470?1481.

[5] RONG B， BURGHARTZ J， NANVER L， et al. Surface?passivated high?resistivity silicon substrates for RFICs [J]. IEEE Electron Device Letters， 2004， 6（25）： 176?178.

[6] MOHAN S S， MARIA D M H， BOYD S P， et al. Simple accurate expressions for planar spiral inductances [J]. IEEE Journal of Solid?State Circuits， 1999， 36（34）： 1419?1424.

[7] BURGHARTZ J N， REJAEI B. On the design of RF spiral inductors on silicon [J]. IEEE Transactions on Electron Devices， 2003， 50（3）： 718?729.

[8] ROTELLA F， BHATTACHARYA B K， BLASCHKE V， et al. A broad?band lumped element analytic model incorporating skin effect and substrate loss for inductors and inductor like components for silicon technology performance assessment and RFIC design [J]. IEEE Transactions on Electron Devices， 2005， 11（52）： 1429?1441.

[9] YU C P， RYU C， LAU J， et al. A physical model for planar spiral inductors on silicon [C]// Proceedings of 1996 Electron Devices Meeting. San Francisco： IEEE， 1996： 155?158.