基于FPGA的同步器信號采集技術(shù)研究

高志遠(yuǎn)，閆文宇

（中國飛行試驗(yàn)研究院 陜西 西安 710000）

在航空測試中需要采集并記錄同步器信號參數(shù)，用于保障飛機(jī)的安全飛行，和評估飛機(jī)的部分性能。同步器信號參數(shù)主要包括：飛機(jī)的姿態(tài)角，航向角，發(fā)動機(jī)噴口直徑這些參數(shù)[1]。

飛機(jī)姿態(tài)和航向陀螺輸出的角度信號為三相交流同步器信號，又稱自整角機(jī)信號。這些信號經(jīng)過專用同步器芯片處理后，可以得到數(shù)字兩形式的角度信號和模擬量形式的較速率信號[2]。

三相交流同步器信號為正弦波電壓信號，交變電勢與輸出信號的角度對關(guān)系為3個相角差位120°的正余弦公式，輸出信號的角度僅取決于三相信號幅值的比值[3]。

1 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)由同步器預(yù)處理模塊，電平轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊，處理器組成。各功能模塊在處理器的控制下協(xié)調(diào)工作完成兩路角度信號和角速率信號的采集。系統(tǒng)整體結(jié)構(gòu)如圖1所示。

1.1 同步器預(yù)處理模塊

此模塊由專用同步器信號處理芯片SDC輔以外圍電路組成。自整角機(jī)三線輸出的角度信號，經(jīng)SDC同步器處理芯片進(jìn)行預(yù)處理。處理輸出成位數(shù)可選的數(shù)字量角度信號到數(shù)據(jù)寄存器，同時輸出模擬量角速率信號。

1.2 電平轉(zhuǎn)換模塊

圖1 系統(tǒng)整體結(jié)構(gòu)圖Fig.1 The overall system structure diagram

由于SDC芯片工作電壓位5 V而FPGA的IO工作電壓是3.3 V，需要用電壓轉(zhuǎn)換芯片74LVC164245使SDC輸出5 V信號，轉(zhuǎn)換為FPGA可用的3.3 V信號。

1.3 模數(shù)轉(zhuǎn)換模塊

同步器輸出兩路模擬量的角速率信號，經(jīng)AD7606模數(shù)轉(zhuǎn)換芯片轉(zhuǎn)換為16位數(shù)字量供處理器使用。

2 軟件設(shè)計(jì)

系統(tǒng)的運(yùn)行由FPGA控制完成，軟件由角度讀取模塊，角速率讀取模塊，控制模塊，數(shù)據(jù)緩存模塊，配置模塊和接口模塊組成。各功能模塊在控制模塊的控制下工作，來完成對角度信號和角速率信號的處理工作。組合模塊如圖2所示。

2.1 配置模塊

圖2 組合模塊結(jié)構(gòu)圖Fig.2 Combined module structure diagram

此模塊主要從主控板卡獲取以下信息：1）通道使能；2）通道測量范圍；3）通道采樣率。功能模塊以這些配置信息，采樣數(shù)據(jù)并進(jìn)行數(shù)據(jù)處理。

2.2 角度讀取模塊

此模塊以一個較高的采樣率對同步器芯片轉(zhuǎn)換后的數(shù)據(jù)進(jìn)行采樣，采樣后的數(shù)據(jù)在兩個寄存器中進(jìn)行緩存[4]，具體過程如圖3所示。

綜上，筆者析得國內(nèi)正念療法研究主題相對集中，圍繞正念訓(xùn)練、正念、心理健康、正念干預(yù)等核心關(guān)鍵詞，形成了以軀體疾病、禪修、MBSR、社會生活問題等重點(diǎn)關(guān)鍵詞為代表的熱點(diǎn)主題，在這些熱點(diǎn)主題四周又銜接諸多研究議題。

圖3 角度讀取流程圖Fig.3 Angle read flow chart

系統(tǒng)以64K的頻率采樣，當(dāng)定時器到達(dá)采樣周期后首先讀取第一通道的角度數(shù)據(jù)，同時判斷Busy信號確定將采樣的數(shù)據(jù)寫入那個緩存，然后讀取第二通道數(shù)據(jù)，同時根據(jù)Busy信號將采樣數(shù)據(jù)寫入第二通道的緩存。

同步器芯片默認(rèn)測量范圍時0～360°對應(yīng)碼值0～65 535。假設(shè)用戶配置某通道測量范圍時0～360之間的任意范圍Xmin～Xmax，則采集的數(shù)據(jù)需要按公式（1）進(jìn)行變換，其中M0是采集的原始數(shù)據(jù)，M1是轉(zhuǎn)換后的數(shù)據(jù)。

假設(shè)用戶配置某通道測量范圍時－180°～180°之間的任意范圍 Xmin－Xmax，則采集的數(shù)據(jù)需要按公式（2）或（3）進(jìn)行變換，其中M0是采集的原始數(shù)據(jù)，M1是轉(zhuǎn)換后的數(shù)據(jù)。

在讀取角度數(shù)據(jù)時按照同步器芯片SDC的時需要求，通過相應(yīng)控制位的操作可以使轉(zhuǎn)換后的數(shù)據(jù)鎖存在輸出寄存器，此時即可對其進(jìn)行讀取。

2.3 角速率讀取模塊

同步器芯片對輸入的三相交流電進(jìn)行處理后輸出對應(yīng)模擬量的角速率信號，此信號經(jīng)AD轉(zhuǎn)換器件AD7606快速轉(zhuǎn)換為數(shù)字量。處理器讀取AD7606轉(zhuǎn)換后的角速率數(shù)據(jù)過程與讀取角度數(shù)據(jù)類似，采集后的數(shù)據(jù)根據(jù)Busy信號存入相應(yīng)的緩存。

在讀取角速率數(shù)據(jù)時按照同步器芯片SDC的時需要求，通過相應(yīng)控制位的操作可以使轉(zhuǎn)換后的數(shù)據(jù)鎖存在輸出寄存器，此時即可對其進(jìn)行讀取。由于布板面積的限制，AD7606采用并行字節(jié)讀模式，轉(zhuǎn)換后的數(shù)據(jù)按高低字節(jié)輸出，兩個通道的角速率信號[5]。

2.4 控制模塊

控制模塊負(fù)責(zé)對采集數(shù)據(jù)的讀取，并按照通信協(xié)議定的時序要求將數(shù)據(jù)傳輸給主控板卡。

2.4.1 時序控制

每個通道都有一個采樣率計(jì)數(shù)器，以CLK_40M的時鐘觸發(fā)計(jì)數(shù)。假設(shè)通道為超傳輸模式如圖4所示，當(dāng)小周期到來時采樣率計(jì)數(shù)器清零，當(dāng)計(jì)時到采樣時刻將次通道寫使能置1，將讀取的通道數(shù)據(jù)寫到數(shù)據(jù)RAM中OutBuffOffset開始的緩存中。

控制模塊按照圖5所示過程實(shí)現(xiàn)時序控制，每當(dāng)采樣率計(jì)數(shù)器為零時將此通道的采樣數(shù)據(jù)寫到輸出緩沖區(qū)。

2.4.2 數(shù)據(jù)傳輸

數(shù)據(jù)空間使用1K的RAM分為高512地址區(qū)和低512地址區(qū)，F(xiàn)PGA和地板對數(shù)據(jù)空間的連接如圖6所示。

在對數(shù)據(jù)空間操作時，按照小周期同步切換高位地址實(shí)現(xiàn)乒乓操作，如圖7所示。

圖4 超傳輸時序圖Fig.4 Super transmission timing diagram

圖5 時序控制的實(shí)現(xiàn)過程Fig.5 Process to achieve timing control

圖6 FPGA和底板與數(shù)據(jù)RAM連接圖Fig.6 FPGA and motherboard and RAM data connection diagram

圖7 數(shù)據(jù)空間乒乓操作時序Fig.7 The ping-pong operation timing data space

每當(dāng)小周期同步觸發(fā)時鐘上升沿到來之后，F(xiàn)PGA將采樣的數(shù)據(jù)寫入512空間；同時底板從另512空間讀取上次存放的數(shù)據(jù)，送給主控。

3 結(jié)束語

文中解決了兩通道同步器信號的實(shí)時采集問題?？梢詫?shí)時對兩通道的角度和角速率信號采集，并按照傳輸協(xié)議將數(shù)據(jù)傳輸給主控板。用戶可按照采集信號的特性配置適當(dāng)?shù)臏y量范圍，和采樣率來提高采集信號的精度。經(jīng)過仿真和系統(tǒng)調(diào)試，驗(yàn)證了此同步器采集系統(tǒng)軟硬件設(shè)計(jì)合理，系統(tǒng)穩(wěn)定性和精確度都達(dá)到了設(shè)計(jì)指標(biāo)要求。

[1]蘇建軍.飛行參數(shù)記錄系統(tǒng)同步器信號的采集[J].自控與測量，2003（3）:42-44.

[2]楊宏偉.感應(yīng)同步器信號采集原理[C]//2011航空試驗(yàn)測試技術(shù)學(xué)術(shù)交流會論文集，2010.

[3]龐湘平.三相交流同步器信號的數(shù)字化處理[J].儀表技術(shù)，1999（6）:41-42.

[4]王先全.基于FPGA的感應(yīng)同步器的數(shù)據(jù)采集和處理的研究[J].儀表技術(shù)與傳感器，2010（5）:41-43.

[5]于克泳，孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網(wǎng)中的應(yīng)用[J].電子產(chǎn)品世界2010（17）:63-65.

[6]閆利軍.基于DSP和FPGA的多通道RS422總線采集技術(shù)研究[J].硅谷2014（7）:53-55.

[7]李國旭，毛紅艷，孟祥斌，等.基于FPGA的無刷直流電機(jī)調(diào)速系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2015（17）:137-140.

[8]蔣治國，李煥.一種移動通信信道仿真器的FPGA實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2014（23）:158-160.