一種用于低功耗LDO的CMOS電壓基準(zhǔn)設(shè)計(jì)

楊學(xué)碩，陸鐵軍，宗 宇

（北京微電子技術(shù)研究所 北京 100076）

隨著手機(jī)、PDA、筆記本電腦等便攜式電子產(chǎn)品在日常生活中的普及，LDO因其低噪聲、低功耗、高電源抑制比、線路成本低等，而得到廣泛的關(guān)注[1]。對(duì)于便攜式設(shè)備而言，續(xù)航時(shí)間是一個(gè)十分重要的指標(biāo)，因此需要降低電路的功耗從而增加電池的使用時(shí)間。在LDO系統(tǒng)中，電壓基準(zhǔn)是核心模塊之一，它和閉環(huán)電路的反饋系數(shù)共同決定了LDO的輸出電壓，它的精度也將直接影響到輸出電壓的精度。所以低功耗的LDO線性穩(wěn)壓器對(duì)基準(zhǔn)電壓的要求主要有兩點(diǎn)：高精度和低靜態(tài)電流。

考慮到LDO線性穩(wěn)壓器對(duì)精度的要求，本文將采用公認(rèn)的帶隙技術(shù)。具有良好性能的帶隙基準(zhǔn)電路必須保證在一定的范圍內(nèi)隨著電源電壓、工藝參數(shù)及溫度的變化而發(fā)生極小的變化。雖然通過(guò)復(fù)雜的電路設(shè)計(jì)可以使得基準(zhǔn)電壓具有極小的溫度系數(shù)和極高的電源抑制能力，但過(guò)于復(fù)雜的電路設(shè)計(jì)會(huì)增加電路的電流消耗，從而使整個(gè)LDO的靜態(tài)電流增加，效率降低[2]。本文首先對(duì)比兩種典型的帶隙基準(zhǔn)的電路結(jié)構(gòu)，并針對(duì)低功耗LDO這一特定的需求，提出合理的方案；然后分析電路的工作原理，以及其它的輔助電路；最后給出本設(shè)計(jì)的仿真結(jié)果，并分析數(shù)據(jù)。

1 兩種典型的帶隙基準(zhǔn)方案

1.1 利用PTAT電流產(chǎn)生基準(zhǔn)電壓

圖1為利用PTAT電流形成帶隙基準(zhǔn)電壓的原理圖。兩個(gè)雙極型晶體管工作在不相等的電流密度下，它們的基極-發(fā)射極的電壓差與絕對(duì)溫度成正比，此時(shí)，該電壓差作用在電阻R1上，并利用電流鏡來(lái)復(fù)制流過(guò)該電阻的電流，就可以得到與絕對(duì)溫度成正比的PTAT電流。同時(shí)，雙極晶體管的基極-發(fā)射極電壓，具有負(fù)溫度系數(shù)。因此可以利用Q3上具有負(fù)溫度系數(shù)的基極-發(fā)射極電壓，以及電阻R2上具有正溫度系數(shù)的電壓進(jìn)行加和，來(lái)得到零溫漂的電壓基準(zhǔn)[3]。

1.2 在運(yùn)放的輸出端產(chǎn)生基準(zhǔn)電壓

圖2為在運(yùn)放輸出端產(chǎn)生基準(zhǔn)電壓的原理圖。

該電路產(chǎn)生正溫度系數(shù)和負(fù)溫度系數(shù)的原理與圖1相同。不同的地方在于，它可以在運(yùn)放的輸出端直接實(shí)現(xiàn)正溫度系數(shù)電壓和負(fù)溫度系數(shù)電壓的加權(quán)相加。在該電路中，為了保證兩條支路的電流相等，電阻R1和R2的阻值相同。

1.3 適用于低功耗LDO的電壓基準(zhǔn)

上面介紹的兩種帶隙基準(zhǔn)都是經(jīng)典結(jié)構(gòu)，也是目前最常用的方法。它們都能夠提供和溫度無(wú)關(guān)的基準(zhǔn)電壓。但是針對(duì)不同的應(yīng)用，它們各有優(yōu)劣。

圖1 利用PTAT電流形成帶隙基準(zhǔn)電壓的原理圖Fig.1 Schematic of bandgap with PTAT

圖2 在運(yùn)放輸出端產(chǎn)生基準(zhǔn)電壓的原理圖Fig.2 Schematic of bandgap at the output of amplifier

圖1中的電路，需要2個(gè)電阻，而圖2中的電路則需要3個(gè)電阻。在低功耗LDO中，為了降低電路整體的功耗，需要減小帶隙基準(zhǔn)所消耗的靜態(tài)電流，所以基準(zhǔn)電路中所用的電阻通常都比較大，而且在CMOS工藝中，無(wú)源電阻本身占用的芯片面積就很大。所以增加一個(gè)電阻，會(huì)需要更多的芯片面積。

另外，圖1中的電路不能直接為后續(xù)的電路提供電流，需要在帶隙電壓基準(zhǔn)和后續(xù)電路中間加入緩沖器，由緩沖器為后續(xù)電路提供電流[4]。因?yàn)?，后續(xù)電路如果直接從該帶隙電壓基準(zhǔn)的輸出端獲得電流，則該電流是PTAT電流I3中的一部分，由于后續(xù)電路對(duì)供電電流的需求不一定和絕對(duì)溫度成正比，因此無(wú)法保證流過(guò)電阻R2的電流仍然和絕對(duì)溫度成正比，這就破壞了產(chǎn)生和溫度無(wú)關(guān)電壓基準(zhǔn)的基礎(chǔ)，使帶隙電壓基準(zhǔn)失去作用。在LDO中，基準(zhǔn)電壓的精度決定著輸出電壓的精度，所以，如果在LDO電路中采用這種帶隙基準(zhǔn)，必須加入緩沖器。但是，在低功耗LDO中，緩沖器的加入無(wú)疑又引入了新的支路，增加了電流的消耗，從這個(gè)角度來(lái)講，圖2中的電路更適合于低功耗LDO線性穩(wěn)壓器。

2 本文設(shè)計(jì)的帶隙基準(zhǔn)

2.1 帶隙基準(zhǔn)電路中偏置電路的設(shè)計(jì)

在低功耗LDO線性穩(wěn)壓器中，雖然模塊不多，但是仍然有啟動(dòng)時(shí)序的要求。通常的啟動(dòng)時(shí)序?yàn)?，電流基?zhǔn)→電壓基準(zhǔn)→誤差放大器→功率管。所以在電流基準(zhǔn)的設(shè)計(jì)中，一定要保證平穩(wěn)啟動(dòng)，然后把有用信號(hào)傳遞給電壓基準(zhǔn)，并啟動(dòng)電壓基準(zhǔn)。

圖3 電流基準(zhǔn)電路Fig.3 Schematic of current bias

圖3表示本文采用的電流基準(zhǔn)電路。為了降低LDO電路的靜態(tài)電流，電流基準(zhǔn)所提供的偏置電流僅為50 nA。M5，M6和M10工作在亞閾值區(qū)，在減小芯片面積的同時(shí)，可以降低支路的電流消耗。為了提高輸出基準(zhǔn)電流的PSRR，使輸出基準(zhǔn)電流隨電源電壓Vdd變化較小，采用了由M0和M10構(gòu)成的第三條支路，它們形成一個(gè)負(fù)反饋系統(tǒng)。當(dāng)M1的柵端電壓升高時(shí)，M0和M5的溝道電流均減小，由于 VR=（Ids5+Ids10）（R1+R2），所以M5的源端電壓降低得很快，從而使M1的柵端電壓迅速下降，最終使整個(gè)電路的電流穩(wěn)定。M10管的源端與M5管的源端接在一起，能夠使得整個(gè)電路形成更快的負(fù)反饋，從而補(bǔ)償了由于電流減小造成的負(fù)反饋系統(tǒng)的不穩(wěn)定，解決了整個(gè)電路電流不穩(wěn)定的問(wèn)題[4]。M0，M1和M2構(gòu)成電流鏡，它們均工作在飽和區(qū)。因?yàn)轱柡蛥^(qū)的電流受Vds的影響較小，可以實(shí)現(xiàn)電流的精確復(fù)制。由于工作電流比較小，又工作在飽和區(qū)，所以只能采用倒比管來(lái)實(shí)現(xiàn)。其中M3，M4，M7，M8，M9構(gòu)成電流偏置電路的啟動(dòng)電路。

亞閾值區(qū)MOS管漏極電流表達(dá)式[5]為

其中，I0為單位飽和電流，VT=kT/q，ζ是亞閾值斜率因子。如果，VDS＞＞VT，VT=kT/q，那么 exp（－VDS/VT）可以忽略。 因兩條支路電流相等，所以

從而推導(dǎo)出：

從公式（3）可以看出，在亞閾值模型的推算當(dāng)中，輸出電流是被晶體管寬長(zhǎng)比的比值和電阻唯一確定的，這也說(shuō)明基于傳統(tǒng)的基準(zhǔn)電流源的工作原理，工作在亞閾值區(qū)的MOS管是可以用來(lái)生成和電源無(wú)關(guān)的基準(zhǔn)電流的。由于電阻本身也有溫度系數(shù)，所以采用兩種分別具有正負(fù)溫度系數(shù)的電阻來(lái)減弱由電阻引起的溫漂。本文所采用的TSMC 0.18um工藝，高阻poly是負(fù)溫度系數(shù)，NWELL電阻是正溫度系數(shù)，但是NWELL電阻在制作過(guò)程中變化較大。但只要保證各個(gè)corner、規(guī)定溫度范圍內(nèi)芯片都能正常工作即可。

2.2 帶隙基準(zhǔn)電路中運(yùn)算放大器的設(shè)計(jì)

圖4為本文設(shè)計(jì)的帶隙基準(zhǔn)電路。其中，運(yùn)算放大器采用兩級(jí)結(jié)構(gòu)來(lái)提高增益。為保證系統(tǒng)的穩(wěn)定性，使用了米勒補(bǔ)償。M16的柵端和電流基準(zhǔn)中M0的柵端連在一起，構(gòu)成電流鏡，來(lái)獲得偏置電流。當(dāng)降低電路的靜態(tài)電流時(shí)，放大器的尾電流也會(huì)相應(yīng)降低，系統(tǒng)的帶寬也會(huì)變窄。但是，這個(gè)放大器只需要有一個(gè)高的增益，保證兩節(jié)點(diǎn)電壓相等，并不需要一個(gè)大的帶寬，因?yàn)閹痘鶞?zhǔn)電路基本上工作在直流狀態(tài)，外界對(duì)它的干擾比較小[6]。

按照零溫度系數(shù)的設(shè)計(jì)原則，電阻R3的電壓為

因此，流過(guò)電阻R3的電流大小為

所以，基準(zhǔn)電壓為

室溫下 ?Vbe/?T≈-1.5 mV/℃， 然而 ?VT/?T≈0.087 mV/℃，不妨假設(shè)一個(gè)系數(shù)，令 α=（R4/R3）VTlnN，若要獲得零溫度系數(shù)，則α=17.2，所以VREF是一個(gè)定值。

理論上，帶隙基準(zhǔn)電路產(chǎn)生的電壓為1.25 V。實(shí)際中，電路還會(huì)受到電阻溫度系數(shù)的影響，通常產(chǎn)生的基準(zhǔn)電壓并非就是1.25 V。設(shè)計(jì)該電路時(shí)，為運(yùn)算放大器分配200 nA的電流，Q1和Q2所在支路各分配100 nA的電流，整個(gè)電路的消耗僅為0.5 uA。

圖4 設(shè)計(jì)的帶隙基準(zhǔn)電路Fig.4 Schematic of the proposed bandgap

3 性能仿真驗(yàn)證

仿真運(yùn)用Cadence公司的Spectre軟件以及TSMC的0.18um混合信號(hào)模型庫(kù)。在電源電壓為5 V的條件下對(duì)工藝角的3種極端情況進(jìn)行了溫度掃描，仿真結(jié)果如圖5所示，當(dāng)溫度在-55～125℃變化時(shí)，TT工藝角下的溫漂系數(shù)僅為10.52 ppm/℃，F(xiàn)F工藝角下的溫漂系數(shù)為15.39 ppm/℃，SS工藝角下的溫漂系數(shù)為18.98 ppm/℃。圖6為室溫下，基準(zhǔn)電壓隨電源電壓變化的曲線，當(dāng)電源電壓為1.3 V時(shí)，電路就能建立起1.213 V的基準(zhǔn)電壓輸出，

圖5 不同工藝角下基準(zhǔn)電壓隨溫度變化的曲線Fig.5 Output voltage under different corner and temperature

圖6 基準(zhǔn)電壓隨電源電壓變化的仿真曲線Fig.6 Output voltage under different input

圖7 靜態(tài)電流隨電源電壓變化的仿真曲線Fig.7 Ground current under different input

當(dāng)電源電壓升高時(shí)，輸出電壓基本保持不變。圖7為室溫下，電路的靜態(tài)電流消耗隨電源電壓變化的耗為523 nA，靜態(tài)電流的消耗隨著電源電壓的上升情況，當(dāng)電源電壓上升到1.4 V時(shí)，輸出的基準(zhǔn)電壓建立起來(lái)，電路正常工作，此時(shí)，基準(zhǔn)電流的消而上升，但是電流增加的幅度不大，最大為538 nA。圖8為PSR的仿真結(jié)果，低頻時(shí)的電源抑制比可以達(dá)到-85 dB。

圖8 PSR仿真結(jié)果Fig.8 Simulation result of PSR

4 結(jié) 論

本文基于傳統(tǒng)的帶隙基準(zhǔn)電路，并針對(duì)于低功耗LDO線性穩(wěn)壓器這一特殊應(yīng)用，提出了一個(gè)高精度，低靜態(tài)電流，高電源抑制的帶隙基準(zhǔn)。該電路僅是低功耗LDO線性穩(wěn)壓器的一個(gè)模塊，沒(méi)有單獨(dú)的投片計(jì)劃。測(cè)試結(jié)果將在后續(xù)的LDO線性穩(wěn)壓器的設(shè)計(jì)中給出。

[1]諸葛堅(jiān)，陳迪平，陳弈星.一種適用于低功耗LDO的CMOS電流基準(zhǔn)設(shè)計(jì)[J].電源技術(shù)，2011，6（35）:711.

[2]張慧敏，崔新，楊碩.基于LDO穩(wěn)壓器的帶隙基準(zhǔn)電壓源的設(shè)計(jì)[J].電工研究，2013（4）:36.

[3]Razavi Behzad.模擬CMOS集成電路設(shè)計(jì)[M].西安交通大學(xué)出版社，2002.

[4]王憶，何樂(lè)年.CMOS低壓差線性穩(wěn)壓器[M].科學(xué)出版社，2012.

[5]Allen Phillip E.CMOS模擬集成電路設(shè)計(jì)[M].電子工業(yè)出版社，2007.

[6]崔傳榮.新型低功耗無(wú)片外電容LDO[D].浙江大學(xué)，2008.