組合邏輯電路的設(shè)計(jì)方法

胡　杰（南京科遠(yuǎn)自動(dòng)化集團(tuán)股份有限公司,南京　211102）

組合邏輯電路的設(shè)計(jì)方法

胡杰
（南京科遠(yuǎn)自動(dòng)化集團(tuán)股份有限公司,南京211102）

組合邏輯電路是數(shù)字電路電路的類型之一，該種電路的特點(diǎn)是在任何時(shí)刻電流的輸出量均取決于其輸入情況，其與電路的初始狀態(tài)無關(guān)，本文就簡單的對(duì)其一般設(shè)計(jì)方法進(jìn)行探討。

組合邏輯電路；設(shè)計(jì)；教學(xué)

在《數(shù)字電路》的課程教學(xué)中，組合邏輯電路的設(shè)計(jì)是《數(shù)字電路》的重要內(nèi)容，在實(shí)際應(yīng)用的過程中我們發(fā)現(xiàn)采用組合邏輯的設(shè)計(jì)思路，會(huì)使得線路更加的簡單，電流也更加穩(wěn)定，因此會(huì)有非常廣闊的市場價(jià)值。

1　小規(guī)模組合電路的設(shè)計(jì)方法

對(duì)于小規(guī)模的組合電路的設(shè)計(jì)方法主要包括4個(gè)步驟，實(shí)際問題向邏輯真值表轉(zhuǎn)化，然后再向最簡函數(shù)式轉(zhuǎn)化，通過函數(shù)式來畫出邏輯電路圖。該種設(shè)計(jì)思路非常的清晰，但是如果邏輯變量增加，那么在列真值表時(shí)也會(huì)非常的麻煩，如果邏輯變量函數(shù)值超過5個(gè)，那么真值表的取值組合將會(huì)超過32項(xiàng)，因此最終如果想要獲得函數(shù)式將會(huì)非常困難，面對(duì)這種情況我們只需少輸入幾個(gè)邏輯變量進(jìn)行簡化設(shè)計(jì)。

問題：設(shè)計(jì)一個(gè)8位二進(jìn)制代碼奇偶校驗(yàn)電路，如果8個(gè)代碼包含有偶數(shù)個(gè)1時(shí)，則輸出即為1，如果代碼中包含有奇數(shù)個(gè)1時(shí)，其輸出為0。

我們將8個(gè)輸入變量的8位二進(jìn)制代碼a0、a1、a2、a3；b0、b1、b2、b3分成兩組，這樣便可以得到兩個(gè)4位的二進(jìn)制代碼，同樣符合問題中的條件。分別使用G 1和G 2分別代表兩組代碼的輸出情況。若G 1G 2為0011兩種組合時(shí)，（00表示代碼中包含有奇數(shù)個(gè)1，11表示代碼中包含偶數(shù)個(gè)1）G輸出為1且G 1G 2為01和10兩種組合時(shí)，則G的輸出為0，因此可以得到公式為：

同理如果將8位二進(jìn)制代碼分別分成兩組，使用以上的結(jié)論便可以得出公式（2）

G=g2eg1，G=g4eg3，g2=a3ea2，g1=a1ea0，g4=b3ea2，g3=b1eb0，g3=b1eb0，最后將其進(jìn)行綜合從而得出公式（2））

通過該種設(shè)計(jì)思路省略了列出數(shù)百種取值組合的繁雜過程，這樣也有效的避免了在書寫函數(shù)表達(dá)式時(shí)所犯的低級(jí)錯(cuò)誤；從問題中得到可以從其奇數(shù)和偶數(shù)的性質(zhì)作為出發(fā)點(diǎn)，將一個(gè)龐大的輸入洛基變量變成幾個(gè)較少的邏輯變量進(jìn)行分析研究，其設(shè)計(jì)思路更加的清晰，步驟也相對(duì)比較簡單，無形中化簡了整個(gè)設(shè)計(jì)操作過程。

問題：加法器的設(shè)計(jì)，要求是輸入是兩個(gè)四位二進(jìn)制數(shù)，但是輸出是兩者之和

該加法器的設(shè)計(jì)時(shí)主要利用加法的特性，即要對(duì)位進(jìn)行相加，另外在相加的過程中十位數(shù)要接納來自個(gè)位數(shù)的高進(jìn)位，百位數(shù)要吸收來自十位數(shù)的高進(jìn)位，因此可以先設(shè)計(jì)兩個(gè)二進(jìn)制數(shù)，即aibi，該數(shù)字和來自低進(jìn)位的數(shù)字ci-1進(jìn)行相加，這樣就可以通過逐位相加的范式來設(shè)計(jì)出4位的二進(jìn)制加法器。

奇偶極校驗(yàn)器和加法器的設(shè)計(jì)都是采用如果輸入的信號(hào)數(shù)量較多，那么可以不用先列出真值表，將設(shè)計(jì)分析分角度進(jìn)行轉(zhuǎn)換，轉(zhuǎn)換成具體問題的邏輯關(guān)系，將內(nèi)部之間的聯(lián)系進(jìn)行考察，或者通過分組或者通過分位的方式來進(jìn)行巧妙的設(shè)計(jì)，最終完成組合邏輯電路的設(shè)計(jì)。

2　“三開一燈”邏輯設(shè)計(jì)

設(shè)計(jì)一個(gè)能夠使用三只開關(guān)對(duì)一個(gè)燈進(jìn)行控制的邏輯電路，其設(shè)計(jì)要求是必須讓每一個(gè)開關(guān)均能夠?qū)崿F(xiàn)對(duì)該燈的開關(guān)操作。

在設(shè)計(jì)的時(shí)可以假設(shè)三個(gè)開關(guān)的代號(hào)分別是a、b、c，如果開關(guān)處于閉合狀態(tài)那么為1；如果開關(guān)處于斷開的狀態(tài)，那么即為0；燈的代號(hào)為d，在高電平點(diǎn)亮的情況下然后列出真值表，詳見表1所示。

表1　“三開一燈”邏輯電路真值

設(shè)計(jì)方案1：使用與非門來設(shè)計(jì)“三開一燈”的邏輯電路

通過對(duì)表1中的真值進(jìn)行分析，能夠書寫出一個(gè)邏輯表達(dá)式，并將該表達(dá)式轉(zhuǎn)換成“與非-與非”的表達(dá)式，詳見（3）。

根據(jù)公式③畫出與之對(duì)應(yīng)的邏輯表達(dá)式畫出相應(yīng)的電路圖，通過對(duì)電路圖的分析該電路所需要的型號(hào)為74LS00的引腳圖一片，型號(hào)為74LS20的引腳圖三片。

設(shè)計(jì)方案2：使用3-8譯碼器實(shí)現(xiàn)“三開一燈”的邏輯電路

3-8譯碼器是最小項(xiàng)譯碼器，該譯碼器的輸出端和輸入端之間存在一定的邏輯關(guān)系，所以在使用該類型的譯碼器時(shí)，主要將其輸出端的進(jìn)行與非運(yùn)算，那么就能夠?qū)崿F(xiàn)邏輯功能轉(zhuǎn)化成公式即：

通過公式④中的表達(dá)式便能夠畫出與之相應(yīng)的仿真實(shí)驗(yàn)圖，其中輸入端的數(shù)據(jù)都是按照真值表中燈的狀態(tài)進(jìn)行提前設(shè)置好。

方案設(shè)計(jì)3：使用8路數(shù)據(jù)選擇器實(shí)現(xiàn)“三開一燈”邏輯電路

所謂的8路數(shù)據(jù)選擇器即多路開關(guān)，我們將多路開關(guān)其輸入端按照其具體的功能需求進(jìn)行設(shè)置，那么分別設(shè)置成1/0，那么開關(guān)中輸入的燈的狀態(tài)也就是其所規(guī)定的相應(yīng)的狀態(tài)。分別將數(shù)據(jù)選擇器中的數(shù)據(jù)輸入均按照真值表中的燈的狀態(tài)情況提前設(shè)置完畢，繼而畫出與之對(duì)應(yīng)的電路圖。

3　結(jié)束語

在組合邏輯電路設(shè)計(jì)過程中，方法的選擇非常的重要，每一個(gè)電路均會(huì)有一個(gè)最為合理的設(shè)計(jì)方案，所以需要進(jìn)行多家揣摩，對(duì)于輸入的變量較小的組合邏輯電路可以先不用列出真值表，而是要對(duì)內(nèi)在的聯(lián)系進(jìn)行全面的分析，從而找出設(shè)計(jì)的突破口；對(duì)于輸入變量較少的電路，則可以通過列真值表，快速的推導(dǎo)出相應(yīng)的函數(shù)式，然后通過函數(shù)式來畫出電路圖，完成設(shè)計(jì)。

[1]劉秀珍.“組合邏輯電路的設(shè)計(jì)方法”教學(xué)說課設(shè)計(jì)[J].衛(wèi)生職業(yè)教育,2005(12).

[2]吳建生.“三開一燈”組合邏輯電路的多種設(shè)計(jì)方法[J].新課程學(xué)習(xí)?中旬,2014(01).

[3]張鳳霞.拓展組合邏輯電路的設(shè)計(jì)方法[J].天中學(xué)刊,2001(02).

[4]王哈力,單薏,王希鳳.組合邏輯電路的小世界網(wǎng)絡(luò)模型[J].電機(jī)與控制學(xué)報(bào),2006(04).