基于雙串行RAM的超長(zhǎng)LED顯示屏實(shí)時(shí)控制系統(tǒng)

鄔芝權(quán)+靳桅

摘 要： 利用ARM處理器SPI和DMA的工作特點(diǎn)，設(shè)計(jì)輔助電路對(duì)兩組RAM進(jìn)行邏輯控制，使得修改超長(zhǎng)LED顯示屏數(shù)據(jù)時(shí)不影響顯示效果?？刂葡到y(tǒng)設(shè)計(jì)2組串行RAM，通過(guò)控制2組串行RAM的邏輯和時(shí)序，可以實(shí)現(xiàn)同步刷新、異步修改和DMA方式高速輸出等多種功能。在顯示輸出時(shí)采用SPI接口的DMA輸出方式，實(shí)現(xiàn)了超長(zhǎng)LED顯示屏的控制。同時(shí)，闡述了該控制系統(tǒng)的設(shè)計(jì)理念、電路原理圖及編程方法，并給出實(shí)測(cè)實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果表明，此設(shè)計(jì)具有很高的實(shí)用價(jià)值。

關(guān)鍵詞： 串行RAM； DMA； SPI； SQI； LED顯示屏

中圖分類號(hào)： TN710?34； TP391.1 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）14?0048?04

0 引 言

當(dāng)前現(xiàn)實(shí)生活中，LED顯示屏在城市亮化、廣告、信息發(fā)布等方面的應(yīng)用有目共睹，已然成為城市中一道亮麗的風(fēng)景。LED顯示屏的物理尺寸形狀多樣，都是由各種尺寸單元板級(jí)聯(lián)構(gòu)成，隨著技術(shù)的發(fā)展和應(yīng)用需求，如何實(shí)時(shí)控制超長(zhǎng)LED顯示屏成為一個(gè)越來(lái)越引起注目的研究課題。對(duì)超長(zhǎng)LED顯示屏的實(shí)時(shí)控制要解決兩個(gè)問(wèn)題：一是提高LED顯示屏單元板上串行移位脈沖速度；二是在修改數(shù)據(jù)時(shí)不影響顯示屏正常顯示?？刂葡到y(tǒng)的通常做法是采用ARM+FPGA+大容量并行RAM電路結(jié)構(gòu)，同時(shí)將并行RAM的讀信號(hào)作為L(zhǎng)ED顯示屏單元板上串行移位寄存器的串行移位脈沖。并行RAM基本結(jié)構(gòu)是“地址線+數(shù)據(jù)線+讀/寫(xiě)信號(hào)+片選”，想要達(dá)到移位一次顯示數(shù)據(jù)需要并行RAM：地址加1和讀顯示數(shù)據(jù)。存儲(chǔ)器RAM內(nèi)保存的是顯示數(shù)據(jù)，既要寫(xiě)入修改數(shù)據(jù)，又要不斷地讀出數(shù)據(jù)至LED顯示屏，這2個(gè)操作非常頻繁并且不能同時(shí)操作。解決這個(gè)矛盾的傳統(tǒng)做法是在行數(shù)據(jù)輸出間隔時(shí)間內(nèi)預(yù)留一部分時(shí)間用于修改顯示數(shù)據(jù)，這樣勢(shì)必會(huì)影響驅(qū)動(dòng)LED顯示屏的長(zhǎng)度。基于SPI接口的串行RAM的操作時(shí)序，可以方便地將上述兩個(gè)步驟合為一個(gè)步驟，提高了顯示數(shù)據(jù)的輸出速度，增加了驅(qū)動(dòng)LED顯示屏的長(zhǎng)度。同時(shí)，串行RAM引腳少，電路布線少，降低了系統(tǒng)設(shè)計(jì)的復(fù)雜性，簡(jiǎn)化了雙RAM設(shè)計(jì)的難度。

23LC1024是Microchip（美國(guó)微芯科技公司）2012年8月推出的串行SRAM芯片，該芯片通過(guò)4路SPI（SQI）協(xié)議可實(shí)現(xiàn)高達(dá)80 Mb/s的讀/寫(xiě)速度，足以滿足LED顯示屏數(shù)據(jù)移位時(shí)鐘的需要。本文在研究分析該芯片特點(diǎn)的基礎(chǔ)上，提出一種顯示數(shù)據(jù)以DMA方式高速輸出、同步刷新及異步修改的超長(zhǎng)LED顯示屏控制系統(tǒng)。下面分幾步對(duì)該控制系統(tǒng)的設(shè)計(jì)理念、電路設(shè)計(jì)及實(shí)測(cè)結(jié)果進(jìn)行介紹。

1 串行SRAM芯片23LC1024工作時(shí)序

23LC1024芯片有8個(gè)引腳，引腳定義見(jiàn)圖1。

圖1 23LC1024引腳圖

通過(guò)設(shè)置可以使該芯片工作于傳統(tǒng)的SPI模式、SDI（雙SPI）模式或SQI（4路SPI） 模式。圖2為23LC1024工作于SQI模式的單字節(jié)讀/寫(xiě)時(shí)序，讀/寫(xiě)時(shí)序表明：除了命令字和讀操作時(shí)有兩個(gè)空周期不同外，所有讀/寫(xiě)操作均在主機(jī)SCK脈沖驅(qū)動(dòng)下完成。23LC1024的數(shù)據(jù)輸入（寫(xiě)）發(fā)生在主機(jī)SCK時(shí)鐘上升沿，而數(shù)據(jù)的輸出（讀）發(fā)生在主機(jī)SCK時(shí)鐘的下降沿。

圖2 23LC1024芯片SQI模式讀/寫(xiě)時(shí)序

圖3為23LC1024連續(xù)多字節(jié)讀/寫(xiě)時(shí)序，其中C1，C0分別為命令字高、低半個(gè)字節(jié)，例如：讀命令字0x03其C1=0x0，C0=0x3。24位地址A5～A0、數(shù)據(jù)H0，L0均對(duì)應(yīng)8位字節(jié)的高、低半個(gè)字節(jié)（4位）。23LC1024串行RAM的SQI字節(jié)讀/寫(xiě)時(shí)序看似煩瑣，但卻解決了一個(gè)根本問(wèn)題：在片選、命令字、讀/寫(xiě)地址給定的條件下，每送一個(gè)SCK脈沖完成一次半字節(jié)（4位）數(shù)據(jù)讀/寫(xiě)，如果2片23LC1024“并聯(lián)”使用，可等效8位并行RAM的讀/寫(xiě)，4片、8片“并聯(lián)”使用可等效16，32位并行RAM的讀/寫(xiě)。對(duì)“并聯(lián)”后的23LC1024讀/寫(xiě)只需一個(gè)步驟，就是主機(jī)輸出一個(gè)SCK脈沖。當(dāng)輸出數(shù)據(jù)的長(zhǎng)度達(dá)到（LED顯示的水平方向點(diǎn)數(shù)）1 024，2 048，4 096或更長(zhǎng)時(shí)，前面送命令、地址所花的時(shí)間均可忽略不計(jì)。如果輸出數(shù)據(jù)的SCK脈沖由ARM芯片的SPI_SCK采用DMA信號(hào)產(chǎn)生，其顯示數(shù)據(jù)的平均輸出速率快且不占用CPU處理時(shí)間，這正是本文超長(zhǎng)LED顯示屏控制系統(tǒng)的設(shè)計(jì)理念。

圖3 SQI模式連續(xù)讀寫(xiě)N個(gè)字節(jié)時(shí)序圖

2 控制系統(tǒng)硬件電路

在對(duì)超長(zhǎng)屏實(shí)時(shí)控制時(shí)，由于保存在RAM中的顯示數(shù)據(jù)不斷送至LED顯示屏，RAM被長(zhǎng)時(shí)間占用，留給CPU修改RAM數(shù)據(jù)的時(shí)間不足。本文提出雙RAM系統(tǒng)，RAM1與MCU連接，在顯示數(shù)據(jù)不修改的情況下，RAM2保存有和RAM1一致的數(shù)據(jù)，采用DMA方式將RAM2的顯示數(shù)據(jù)送至LED顯示屏。在顯示內(nèi)容變化時(shí)，修改RAM1中的數(shù)據(jù)，然后將RAM1的數(shù)據(jù)送至LED顯示屏，同時(shí)也數(shù)據(jù)同步備份至RAM2。根據(jù)這個(gè)思路，控制系統(tǒng)硬件電路有兩組RAM、用于切換的邏輯轉(zhuǎn)換電路和驅(qū)動(dòng)電路，電路如圖4所示。

圖4 具有高速輸出和刷新功能8位輸出的控制系統(tǒng)框圖

將U1和U3拼成8位的串行RAM1，U2和U4拼成8位的串行RAM2。通過(guò)對(duì)RAM1，RAM2，U5，U6引腳的邏輯控制，控制系統(tǒng)可以使RAM1和RAM2處在不同狀態(tài)，達(dá)到預(yù)設(shè)的功能。

當(dāng)U5關(guān)斷時(shí)，RAM1，RAM2的數(shù)據(jù)口和控制引腳完全隔離，沒(méi)有沖突，MCU可以單獨(dú)對(duì)RAM1和RAM2進(jìn)行讀/寫(xiě)操作，如圖5（a）所示。

圖5 RAM1，RAM2工作流程示意圖

當(dāng)U5，U6關(guān)斷，CPU可以讀/寫(xiě)RAM1，RAM2，通過(guò)08接口和LED顯示屏相連，如圖5（b）所示。當(dāng)U5選通，U6關(guān)斷時(shí)，RAM1和RAM2相互連接，可以進(jìn)行數(shù)據(jù)交換，如圖5（c）所示。當(dāng)U5選通，U6關(guān)斷時(shí)，控制08接口的RCK信號(hào)和RAM1和RAM2的讀/寫(xiě)信號(hào)，可以將RAM1的數(shù)據(jù)同時(shí)送至RAM2和LED顯示屏，如圖5（d）所示。在顯示屏不修改的情況下，每行數(shù)據(jù)的處理流程是先按圖5（a）模式分別設(shè)置RAM1和RAM2的地址，然后按圖5（b）所示輸出顯示數(shù)據(jù)。由于RAM2至LED顯示屏的數(shù)據(jù)是采用DMA方式輸出，不需要占用CPU，所以CPU的主要任務(wù)是修改RAM1中的顯示數(shù)據(jù)。RAM2顯示完一串?dāng)?shù)據(jù)后，如果RAM1中的顯示數(shù)據(jù)有修改，則需要按圖5（d）輸出顯示數(shù)據(jù)，在行數(shù)據(jù)輸出時(shí)，也是先設(shè)置RAM1和RAM2的地址，再讀RAM1，將數(shù)據(jù)輸出至LED顯示屏和RAM2，行數(shù)據(jù)輸出時(shí)序如圖6所示。

圖6 從RAM1輸出數(shù)據(jù)RAM2序列圖

一串?dāng)?shù)據(jù)結(jié)束后，再切換到圖5（b）模式工作，直至新的修改內(nèi)容出現(xiàn)。

3 應(yīng)用實(shí)例及測(cè)試結(jié)果

由于教學(xué)科研需要建一個(gè)以[Φ3.75]，[116]掃描3 712×256雙色LED實(shí)時(shí)控制顯示屏，LED顯示屏體采用464塊64×32雙色單元板級(jí)聯(lián)，主要用于表示各種設(shè)備的運(yùn)行狀態(tài)。圖7為其電路原理框圖。

該系統(tǒng)核心采用1片LQFP144腳的ARM芯片STM23F103ZE，使用PF0～15、PG0～15兩個(gè)16位端口（4個(gè)8位口）作RAM1的命令、地址及數(shù)據(jù)口，用PE0～7口給RAM2旁路送命令字和地址，用PD口的I/O做片選、時(shí)鐘及245選通控制線，DMA時(shí)鐘由PA5（SPI1_SCK）提供。08接口的245驅(qū)動(dòng)、通信及FLASH存儲(chǔ)部分鑒于篇幅限制省略。通過(guò)分析圖7應(yīng)用實(shí)例電路可以得到以下幾點(diǎn)結(jié)論：

（1）使用SQI串行RAM，使連續(xù)順序輸出數(shù)據(jù)的速度大幅提高。

（2）最大限度地降低CPU在輸送數(shù)據(jù)中所占用的時(shí)間，CPU主要用于數(shù)據(jù)接收和修改。

（3）SQI串行RAM命令、地址及數(shù)據(jù)復(fù)用4條I/O線，使占用CPU的I/O口數(shù)量減少。

（4）當(dāng)LED顯示屏垂直方向擴(kuò)展時(shí)只需增加數(shù)據(jù)口和模塊數(shù)量，系統(tǒng)擴(kuò)展非常方便。

（5）該控制系統(tǒng)更新速度快，特別適用于實(shí)時(shí)控制的LED顯示屏。

（6）與并行RAM相比，隨機(jī)訪問(wèn)時(shí)需要拼湊命令字、地址及數(shù)據(jù)，讀/寫(xiě)速度較慢。

硬件控制系統(tǒng)經(jīng)兩次改進(jìn)已經(jīng)定型，在調(diào)試過(guò)程中發(fā)現(xiàn)系統(tǒng)軟件也有很多地方可以優(yōu)化。例如在如圖7時(shí)序刷新時(shí)RAM1，RAM2除讀/寫(xiě)控制字低4位和空操作不同外，其余部分完全一致，所以圖7時(shí)序可改進(jìn)為讀/寫(xiě)控制字低4位和空周期RAM1，RAM2異步操作，其余部分RAM1，RAM2同步操作。除DMA傳輸外，RAM1，RAM2送讀/寫(xiě)控制字、地址及空操作部分所占用的時(shí)間為7.27 μs，對(duì)于1 000 μs的行掃描時(shí)間可以忽略不計(jì)，實(shí)驗(yàn)發(fā)現(xiàn)最后的輸出速度主要是受LED單元板最大速度的限制，一般至少要將ARM的SPI_SCK時(shí)鐘4分頻后才可正常顯示。所以本控制系統(tǒng)在[116]掃描的情況下，輸出的屏長(zhǎng)理論上可達(dá)到16 384點(diǎn)，屏的高度只會(huì)影響數(shù)據(jù)修改的速度，沒(méi)有多大關(guān)系。

經(jīng)測(cè)試后，顯示屏顯示正常，沒(méi)有抖動(dòng)情況，使用邏輯分析儀測(cè)試其刷新率，如圖8（a）所示，信號(hào)A的電平寬度代表顯示一行所需要的時(shí)間，其寬度為1.000 11 ms，顯示一幀的時(shí)間為[16×1.000 11 ms=16 ms]，所以LED顯示屏的刷新率為[116 ms=62.5 Hz]，滿足正常顯示要求。分析一行數(shù)據(jù)輸出的SCK信號(hào)，如圖8（b）所示，信號(hào)前序部分為RAM1、RAM2送讀/寫(xiě)控制字、地址及空操作部分，所占用的時(shí)間為7.27 μs，后續(xù)部分為3 712個(gè)SCK周期信號(hào)，所用時(shí)間為412 μs，SCK電平變換時(shí)間僅為55 ns。根據(jù)SCK時(shí)鐘輸出速度，8 192個(gè)SCK周期的時(shí)間為8 192×55×2 ns=0.911 ms，該時(shí)間小于1行所需時(shí)間寬度；因此，控制卡控制LED顯示屏的長(zhǎng)度可以達(dá)到8 192點(diǎn)。

圖8 LED屏測(cè)試時(shí)序

4 結(jié) 語(yǔ)

在控制系統(tǒng)研制過(guò)程中發(fā)現(xiàn)，傳統(tǒng)的SPI總線串行FLASH產(chǎn)品非常多，而串行RAM卻很少，SQI串行RAM產(chǎn)品只有Microchip在產(chǎn)，其他只有ON Semiconductor與23LC1024同類產(chǎn)品N01S830HA僅見(jiàn)于新品目錄，如果有8，16線串行RAM芯片用于控制系統(tǒng)設(shè)計(jì)將大大提升單塊控制卡控制LED顯示屏區(qū)域的大小，本文雖以控制雙色LED屏為例，實(shí)際只加一個(gè)接口轉(zhuǎn)換板就可驅(qū)動(dòng)全彩LED屏?？刂葡到y(tǒng)中RAM1、RAM2也可看成一個(gè)大容量的“雙端口RAM”，正常時(shí)分別工作，刷新時(shí)同步工作。關(guān)于該控制系統(tǒng)改進(jìn)有待進(jìn)一步研究與實(shí)驗(yàn)。

參考文獻(xiàn)

[1] 劉志龍，吳昊.STM32F103ZET6芯片在LED顯示屏控制應(yīng)用中的探索[J].科技創(chuàng)新與應(yīng)用，2014（4）：30?31.

[2] 楊雪君.LED點(diǎn)陣顯示屏控制與設(shè)計(jì)[J].山東工業(yè)技術(shù)，2013（12）：217?217.

[3] 李秀忠.大屏幕LED顯示屏控制系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（19）：135?138.

[4] 陳蘭，薛超.《LED顯示屏通用規(guī)范》解讀[J].信息技術(shù)與標(biāo)準(zhǔn)化，2012（10）：60?63.

[5] 潘磊.基于ARM的多個(gè)LED顯示屏無(wú)線控制系統(tǒng)設(shè)計(jì)[J].電子技術(shù)，2013（4）：37?39.

[6] 袁勝春，劉延，趙小明.PWM調(diào)制LED顯示屏高灰度高刷新的一種方案[J].光電工程，2013（5）：145?150.

[7] 靳桅，朱云芳，鄔芝權(quán)，等.LED顯示屏多掃描線數(shù)據(jù)組織的通用方法[J].西南交通大學(xué)學(xué)報(bào)，2013，48（2）：257?263.

[8] 樊梅香，崔琳.單片機(jī)控制LED顯示屏動(dòng)態(tài)顯示的設(shè)計(jì)[J].河北工業(yè)科技，2011，28（5）：306?308.

[9] 祝宇琳.LED顯示屏主要技術(shù)指標(biāo)及檢測(cè)方法[J].信息技術(shù)，2011（10）：216?218.

[10] 呂曉雯.LED顯示屏設(shè)計(jì)與應(yīng)用[J].寧波工程學(xué)院學(xué)報(bào)，2011，23（4）：77?82.

[11] 鄔芝權(quán)，靳桅，朱云芳，等.基于多端口串行Flash的超長(zhǎng)條形LED顯示屏控制[J].西南交通大學(xué)學(xué)報(bào)，2012，47（3）：433?438.

[12] 徐文權(quán)，張齊.LED顯示屏硬件控制系統(tǒng)設(shè)計(jì)[J].工業(yè)控制計(jì)算機(jī)，2012（5）：43?44.

[13] 李衛(wèi)衛(wèi)，錢劍敏.基于ARM的LED顯示屏多功能控制卡設(shè)計(jì)[J].電子設(shè)計(jì)工程，2012（17）：172?174.