基于ADF4350與AD9913的跳頻頻率合成器設(shè)計

胡麗格

（中國電子科技集團公司第五十四研究所，河北 石家莊 050081）

基于ADF4350與AD9913的跳頻頻率合成器設(shè)計

胡麗格

（中國電子科技集團公司第五十四研究所，河北 石家莊 050081）

很多系統(tǒng)對頻率合成器的頻率捷變性能和相位噪聲特性提出了越來越高的要求。介紹了基于鎖相環(huán)ADF4350與DDSAD9913的跳頻頻率合成器的設(shè)計與實現(xiàn)方法。通過對跳頻理論與鎖相環(huán)技術(shù)理論研究，以及對ADF4350鎖相環(huán)內(nèi)部結(jié)構(gòu)進行分析，設(shè)計了基于ADF4350與AD9913的900～4 000 MHz跳頻頻率合成器。測試結(jié)果表明，輸出信號相位噪聲優(yōu)于－86 dBc/Hz＠10 kHz，頻率步進0.76 Hz，頻率轉(zhuǎn)換時間優(yōu)于175μs，頻率合成器性能良好。

頻率合成；直接數(shù)字頻率合成；鎖相環(huán)；跳頻

0 引言

頻率合成技術(shù)作為現(xiàn)代電子系統(tǒng)中一項極為重要的技術(shù)，對現(xiàn)代通信、雷達(dá)、衛(wèi)星和電子對抗都具有相當(dāng)重要的作用。特別是在抗干擾通信和雷達(dá)電子系統(tǒng)中，跳頻頻率合成技術(shù)更是成為關(guān)鍵技術(shù)之一，倍受各國電子系統(tǒng)設(shè)計師們的青睞。

頻率合成技術(shù)是將1個（或多個）基準(zhǔn)頻率信號變換為另1個（或多個）所需頻率信號的技術(shù)。頻率合成分3類：直接頻率合成（DS-Direct Synthe-sis）、間接頻率合成（Indirect Frequency Synthesis）和直接數(shù)字頻率合成（DDS-Direct Digital Frequency Synthesis）。其中，間接頻率合成又稱鎖相頻率合成是應(yīng)用鎖相環(huán)（Phase Locked Loop，PLL）的頻率合成方法。

以上3種頻率合成技術(shù)各有優(yōu)缺點，目前頻率合成的發(fā)展趨勢是將DS、PLL、DDS、混頻和倍頻等技術(shù)合理組合使用，使得頻率合成器的相位噪聲、雜散、頻率范圍以及跳頻時間等技術(shù)指標(biāo)大大提高。本文提出了一種全新的PLL＋DDS＋混頻的跳頻頻率合成器的設(shè)計與實現(xiàn)，該頻率合成器具備低相位噪聲、小步進和快速跳頻的性能，同時體積小、功耗低［1－3］。

1 鎖相環(huán)的相位噪聲及跳頻時間分析

由于鎖相頻率合成十分有利于集成化和小型化，目前在電子領(lǐng)域中應(yīng)用十分廣泛。在線性近似下，運用線性分析方法，可求得環(huán)路對各類噪聲與干擾的總過濾特性。為方便分析，設(shè)基本環(huán)路存在著3個主要噪聲源，標(biāo)出噪聲與干擾的環(huán)路線性相位模型如圖1所示。

圖1中，θui（t）為輸入白高斯噪聲形成的等效輸入相位噪聲；UPD（t）為輸出諧波或鑒相器本身的輸出相位噪聲電壓；θuv（t）為壓控振蕩器內(nèi)部噪聲形成的相位噪聲。

圖1 環(huán)路線性相位模型

運用線性分析方法，設(shè)輸入信號相位θ1（t）=0，可得環(huán)路方程：

經(jīng)合并運算后，可得環(huán)路總輸出相位噪聲為：

若設(shè)Sθui（F）為θui（t）的相位噪聲功率譜密度，SUPD（F）為UPD（t）的電壓噪聲功率譜密度，Sθuv（F）為θuv（t）的相位噪聲功率譜密度，則環(huán)路輸出的總相位噪聲功率譜密度Sθuo（F）為：

2 ADF4350芯片

ADF4350是ADI公司推出的一款集成壓控振蕩器（VCO）的寬帶頻率合成器芯片。芯片內(nèi)部集成R分頻器、小數(shù)N分頻器、鑒相器、寬帶VCO、內(nèi)部/1/2/4/8/16分頻器等電路。只需外配環(huán)路濾波器和參考基準(zhǔn)源，即可構(gòu)成一個完整的鎖相環(huán)。ADF4350內(nèi)部集成的VCO輸出基波頻率為2 200～4 400 MHz，利用內(nèi)部/1/2/4/8/16分頻電路可使輸出頻率最低拓展至137.5 MHz。所有內(nèi)部寄存器均可通過三線進行控制。

與其他鎖相環(huán)相比，ADF4350具備快速鎖定功能。首先，VCO具備分段預(yù)置功能。ADF4350的VCO內(nèi)核由3個獨立的VCO組成，每個VCO使用16個重疊頻段。VCO既具備較低的壓控靈敏度（Kv），以保證低相位噪聲輸出，同時，又可以覆蓋較寬的頻率范圍。上電或寄存器更新時，VCO的頻段選擇邏輯會自動選擇正確的頻段，實現(xiàn)頻率預(yù)置功能，頻率預(yù)置最快可達(dá)80μs。其次，鎖相環(huán)內(nèi)部增加了快速鎖定模式。使用快速鎖定模式時，電荷泵電流增大16倍，以保證在較寬的環(huán)路帶寬下環(huán)路鎖定。鎖定后電荷泵電流恢復(fù)正常，環(huán)路帶寬恢復(fù)正常?；贏DF4350的以上功能設(shè)計跳頻頻率合成器［8－10］。

3 跳頻頻率合成器的設(shè)計

跳頻頻率合成器的技術(shù)指標(biāo)要求如下：

①輸出頻率范圍：900～4 000MHz；

②相位噪聲：≤－65 dBc/Hz＠100 Hz；

≤－75 dBc/Hz＠1 kHz；

≤－85 dBc/Hz＠10 kHz；

≤－95 dBc/Hz＠100 kHz；

③頻率步進：100 Hz；

④跳頻時間：＜200μs；

⑤參考輸入：10MHz。

3.1 頻率合成器實現(xiàn)原理

鎖相環(huán)輸出的相位噪聲與頻率步進是一對矛盾。為了獲得較小的頻率步進，需要較低的鑒相頻率。但較低的鑒相頻率，會帶來相位噪聲的惡化。在設(shè)計時，通常先考慮滿足相位噪聲的要求，再通過其他方法來實現(xiàn)較小的頻率步進。當(dāng)參考輸入為10 MHz時，假定取10 MHz為鑒相頻率。通過ADIsimPLL軟件仿真，當(dāng)輸出頻率為4 000 MHz，環(huán)路帶寬取30 kHz時，相位噪聲為：－74 dBc/Hz＠100 Hz；≤－87 dBc/Hz＠1 kHz；≤－87 dBc/Hz＠10 kHz；≤－101 dBc/Hz＠100 kHz，滿足指標(biāo)要求。當(dāng)鑒相頻率大于10 MHz時，環(huán)路帶寬內(nèi)輸出的相位噪聲將更低。

當(dāng)鑒相頻率為10 MHz時，取ADF4350的MOD為最大值4 095，可得最小頻率步進約為2.44 kHz，不滿足步進100 Hz的指標(biāo)要求。為了實現(xiàn)較小的頻率步進，可采用DDS激勵鎖相環(huán)的方法來實現(xiàn)，跳頻頻率全盛器原理如圖2所示。

圖2 跳頻頻率合成器原理

DDS芯片選取ADI公司的AD9913，這款芯片體積小、功耗低。10 MHz參考信號作為AD9913的時鐘信號。通過頻率控制，使AD9913輸出2.25 MHz。2.25 MHz信號與10 MHz參考信號混頻產(chǎn)生12.25 MHz信號，并經(jīng)過濾波器濾除帶外雜散。濾波后的12.25 MHz信號作為ADF4350的參考信號，再通過ADF4350輸出900～4 000MHz的射頻信號。通過AD9913產(chǎn)生極小的頻率步進激勵鎖相環(huán)，可使鎖相環(huán)輸出較小的頻率步進。以10 MHz為時鐘的AD9913芯片，輸出最小頻率分辨率約為0.002 3 Hz。通過鎖相環(huán)的倍頻作用，射頻輸出4 000 MHz時，最小頻率步進約為0.76 Hz，滿足指標(biāo)要求的100 Hz步進。

跳頻時間取決于AD9913的換頻時間和ADF4350的鎖定時間。通常AD9913的換頻時間遠(yuǎn)小于ADF4350的鎖定時間，可以忽略不計。ADF4350的鎖定時間由2部分組成：VCO的預(yù)置時間和鎖相環(huán)的快速鎖定時間。VCO的預(yù)置時間取最快80μs。若環(huán)路帶寬取30 kHz，通過ADIsimPLL仿真，啟用快速鎖定功能時，鎖定時間為90μs。預(yù)置時間和鎖定時間之和為170μs，即ADF4350的鎖定時間，滿足小于200μs的指標(biāo)要求［11－14］。

3.2 測試結(jié)果及分析

根據(jù)圖2制作的跳頻頻率合成器，實測結(jié)果如下：輸出頻率為4 000 MHz；跳頻時間為175μs；頻率步進為0.76 Hz；相位噪聲實測結(jié)果如表1所示。

表1 實測結(jié)果

從以上測試結(jié)果可知，在頻偏100 Hz和1 kHz時，相位噪聲的實測結(jié)果與仿真結(jié)果相比，相差最大約7 dB。仿真數(shù)據(jù)是理想情況下得出的結(jié)果，未考慮外部電路對其影響。而實測數(shù)據(jù)則是在實際電路中測得的結(jié)果，受多種外部干擾的影響，其中電源低頻噪聲對其影響最大。電源低頻噪聲的疊加造成頻率合成器近端相位噪聲變差。可通過在電源上增加低通濾波器，濾除低頻噪聲，減小其對頻率合成器的影響，但通常會增加電路模塊的體積。頻偏10 kHz和100 kHz時，相位噪聲的實測結(jié)果與仿真結(jié)果相吻合。跳頻時間是頻率合成器由900 MHz跳至4 000 MHz的時間，測試結(jié)果與仿真結(jié)果基本一致。頻率步進與計算結(jié)果一致。

4 結(jié)束語

本文提供了一種基于ADF4350和AD9913的跳頻頻率合成器的設(shè)計方案。在此方案的基礎(chǔ)上，可由多個跳頻頻率合成器并聯(lián)，再外加開關(guān)切換，實現(xiàn)更高跳速的跳頻頻率合成器。此頻率合成器的研制成功，為今后實現(xiàn)更高跳速的頻率合成器打下基礎(chǔ)。

［1］ 張厥盛，鄭繼禹，萬心平.鎖相技術(shù)［M］.西安：西安電子科技大學(xué)出版社，1994：69－71.

［2］ 姚劍清.鎖相環(huán)技術(shù)［M］.北京：人民郵電出版社，2007：152－172.

［3］ 孔 京，郭黎利，戰(zhàn)興文.直接數(shù)字頻率合成技術(shù)在跳頻通信中的應(yīng)用［J］.應(yīng)用科技，2001，28（9）：13－15.

［4］ 周炳利，許波強，王從道.一種高速跳頻頻率合成器的實現(xiàn)［J］.電子科技，2013，26（8）：88－89.

［5］ 楊 光.低相噪快跳頻率合成器［D］.成都：電子科技大學(xué)，2007：17－23.

［6］ 崔小明.基于DDS高速跳頻源的研制［D］.西安：西安電子科技大學(xué)，2012：31－54.

［7］ 魏福立，張華鵬.具有快速鎖定時間的新型低相噪頻率合成技術(shù)［J］.半導(dǎo)體技術(shù)，2006，31（5）：321－324.

［8］ 薛 軍，潘高峰，謝 勇.基于ADF4350的多頻段信號源的設(shè)計與實現(xiàn)［J］.無線電工程，2011，41（11）：53－55.

［9］ 徐述武，汪海勇，唐云峰.基于ADF4350鎖相頻率合成器的頻率源設(shè)計與實現(xiàn)［J］.電子器件，2010，33（6）：725－729.

［10］ 單月忠，劉太君，葉 焱，等.基于ADF4351的頻率源設(shè)計與實現(xiàn)［J］.無線電通信技術(shù)，2014，40（6）：85－88.

［11］付錢華.X波段捷變頻雷達(dá)目標(biāo)模擬器頻率源研制［D］.成都：電子科技大學(xué)，2005：34－53.

［12］ 袁 文.高分辨率低雜散頻綜的研制［D］.成都：電子科技大學(xué)，2004：30－39.

［13］ 陳寶林.小型化頻率綜合器技術(shù)分析［J］.無線電通信技術(shù)，2013，39（3）：67－68，96.

［14］ 吳永洪.低雜散、捷變頻頻率合成技術(shù)研究［D］.成都：電子科技大學(xué)，2005：25－40.

Design of Frequency Hopping Synthesizer Based on ADF4350 and AD9913

HU Lige
（The 54th Research Institute of CETC，Shijiazhuang Hebei 050081，China）

Many systems require that the frequency synthesizer provide high performance in frequency agility and low phase noise characteristics.A design and implementation of frequency hopping synthesizer based on ADF4350 and AD9913 is presented.Based on studying the theory of frequency hopping and phase locked loop，and analyzing the internal structure of ADF4350，a design of frequency hopping synthesizer ranging from 900MHz to 4 000MHz is realized combingwith AD9913.Testing results show that the phase noise is lower than－86 dBc/Hz＠10 kHz，frequency hopping step is 0.76 Hz，andfrequency conversion time is 175μs，which provides a good performance and meets the requirement.

frequency synthesis；direct digital frequency synthesis；phase locked loop；frequency hopping

TN74

A

1003－3106（2015）09－0065－03

10.3969/j.issn.1003－3106.2015.09.17

胡麗格.基于ADF4350與AD9913的跳頻頻率合成器設(shè)計［J］.無線電工程，2015，45（9）：65－67.

胡麗格女，（1975—），高級工程師。主要研究方向：衛(wèi)星通信、頻率合成。

2015-06-15