一種0.18 μm CMOS 1.0 V高精度電壓基準(zhǔn)源

李驚東

摘 要： 在此基于SMIC 0.18 μm CMOS工藝，設(shè)計(jì)一種高精度低溫漂的低壓基準(zhǔn)電壓源。該基準(zhǔn)源的供電電源電壓為1.8 V， 輸出電壓為1.0 V，電路的總電流小于5 μA。在-40～80 ℃范圍內(nèi)的溫度系數(shù)為5.7 ppm/℃。當(dāng)頻率在100 kHz以?xún)?nèi)時(shí)，電源抑制比始終保持在-75 dB以下。該基準(zhǔn)電壓源具有低功耗、低溫度系數(shù)、高電源抑制的特性，能夠很好地應(yīng)用于低壓供電的集成電路設(shè)計(jì)中。

關(guān)鍵詞： 電壓基準(zhǔn)源； 帶隙基準(zhǔn)源； 溫度系數(shù)； 電源抑制比

中圖分類(lèi)號(hào)： TN710?34； O47 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）12?0123?03

基準(zhǔn)電壓源在電路系統(tǒng)中提供電壓基準(zhǔn)，大多數(shù)模擬/混合集成電路系統(tǒng)中都需要基準(zhǔn)電壓源去確定其子系統(tǒng)的工作條件?；鶞?zhǔn)電壓源要求電壓保持穩(wěn)定，理想的基準(zhǔn)源不隨工藝、供電電壓以及溫度的變化而變化。另一方面，為了提升集成電路系統(tǒng)芯片的良率及穩(wěn)定性，要求基準(zhǔn)源具有很寬的工藝及溫度變化冗余度甚至能夠補(bǔ)償工藝與溫度的變化所帶來(lái)的影響。對(duì)于降低溫度變化對(duì)基準(zhǔn)源的影響已經(jīng)有大量的研究[1?5]，補(bǔ)償溫度變化對(duì)基準(zhǔn)源的影響可以采用片上電阻方法[1]，使晶體管工作在零溫度系數(shù)（Zero Temperature Coefficient，ZTC）偏置點(diǎn)[2?3]，或者在負(fù)溫度系數(shù)的電源上疊加一個(gè)正溫度系數(shù)的電源[4?6]。CMOS帶隙基準(zhǔn)源是能夠?qū)崿F(xiàn)上述要求的最常見(jiàn)解決方案之一[7?10]，但這樣的帶隙基準(zhǔn)源僅能夠提供一個(gè)固定的1.25 V電壓，這極大的限制了隨著CMOS工藝尺寸的減小所帶來(lái)的低壓供電需求與應(yīng)用。本文采用溫度補(bǔ)償方法，基于SMIC 0.18 μm CMOS工藝設(shè)計(jì)了一款低壓低功耗的高精度帶隙電壓基準(zhǔn)源。

3 結(jié) 語(yǔ)

本文基于SMIC 0.18 μm工藝設(shè)計(jì)了一種高精度、低壓低功耗、低溫度系數(shù)的電壓基準(zhǔn)源。由仿真結(jié)果可以看出本文設(shè)計(jì)的帶隙基準(zhǔn)源的電源抑制比（PSRR）、溫度系數(shù)、總電流和輸出電壓和電源電壓等各項(xiàng)指標(biāo)均能滿(mǎn)足設(shè)計(jì)要求。

參考文獻(xiàn)

[1] THAM Khong?Meng， NAGARAJ Krishnaswamy. A low supply voltage high psrr voltage reference in CMOS process [J]. IEEE Journal of Solid?State Circuits， 1995， 30（5）： 586?590.

[2] MALCOVATI Piero， MALOBERTI Franco， FIOCCHI Carlo， et al. Curvature?compensated BiCMOS band gap with1?V supply voltage[J]，IEEE Journal of Solid?State Circuits， 2001， 36（7）： 1076?1081.

[3] LEUNG K N， MOK P K. T. A CMOS voltage reference based on weighted VGS for CMOS low?dropout linear regulators [J]. IEEE Journal of Solid?State Circuite， 2003， 38（1）： 146?150.

[4] GUNAWAN M， MEIJER G， FONDERIE J， et al. A curvature corrected low voltage bandgap reference [J]. IEEE Journal of Solid?State Circuits， 1993， 28（3）： 667?670.

[5] LEE I， KIM G， KIM W. Exponential curvature compensated BiCMOS bandgap references [J]. IEEE Journal of Solid?State Circuits， 1994， 29（5）： 1396?1403.

[6] AMARAVATI A， DAVE M， BAGHINI M S， et al. 800 nA process?and?voltage?invariant 106?dB PSRR PTAT current reference [J]. IEEE Transactions on circuits and systems II： Express Briefs， 2013， 60（9）： 577?581.

[7] BONI Andrea. OP?amps and startup ciucuits for CMOS bandgap references with near 1?V supply [J]. IEEE Journal of Solid?State Circuits， 2002， 37（10）： 1021?1025.

[8] SEOK Mingoo， KIM Gyouho， BLAAUW D， et al. A portable 2?transistor picowatt temperature?compensated voltage reference operating at 0.5 V [J]. IEEE Journal of Solid?State Circuits， 2012 ，47（10）： 2534?2545.

[9] LITRAN S P， SALMERON P. Reference voltage optimization of a hybrid filter for nonlinear load compensation [J]. IEEE Transactions on Industrial Electronics， 2014， 61（6）： 2648?2654.

[10] MCCUE B M， BLALOCK B J， BRITTON C L， et al. A Wide temperature， radiation tolerant， CMOS?compatible precision voltage referencefor extreme radiation environment instrumentation systems [J]. IEEE Transactions on Nuclear Science， 2013， 60（3）： 2272?2279.