相位可控多通道任意波形信號源卡設(shè)計

劉 鑫， 任勇峰,儲成群,方 煒，鄭永秋

(1．中北大學，電子測試技術(shù)國家重點實驗室，山西太原 030051；2．太原科技大學電子信息工程學院，山西太原 030024)

?

相位可控多通道任意波形信號源卡設(shè)計

劉 鑫1,2， 任勇峰1,儲成群1,方 煒1，鄭永秋1

(1．中北大學，電子測試技術(shù)國家重點實驗室，山西太原 030051；2．太原科技大學電子信息工程學院，山西太原 030024)

在遙感測試系統(tǒng)中，模擬信號發(fā)生器用于模擬動態(tài)測試環(huán)境下不同傳感器輸出信號和在存儲器、采編器調(diào)試時提供標準信號，從而進行設(shè)備測試或數(shù)據(jù)分析。設(shè)計采用“FPGA(DDS相位控制)+單片DAC+多路模擬開關(guān)陣列”的方法實現(xiàn)32路任意波形輸出。上位機軟件中設(shè)置波形的幅值、頻率、相位等信息，通過FPGA對參數(shù)控制字進行檢測，改變對應(yīng)通道的模擬開關(guān)導通狀態(tài)，從而實現(xiàn)對輸出波形通道間相位差的任意控制。

多通道；任意波形發(fā)生；相位控制字；相位差

0 引言

采編器是測試飛行體在多物理場動態(tài)信號測試過程中涉及到壓力、噪聲、動應(yīng)力等眾多動態(tài)測試傳感器信號的放大調(diào)理、數(shù)據(jù)采集系統(tǒng)。在遙感測試系統(tǒng)中模擬信號源發(fā)生器用于模擬仿真各種傳感器輸出信號和在存儲器、采編器調(diào)試時提供標準信號，從而進行設(shè)備測試或數(shù)據(jù)分析[1]。此外，在水聲、雷達、導航、航空、電子對抗及動態(tài)測試系統(tǒng)中有廣泛應(yīng)用。文獻[2]闡述了在非定?，F(xiàn)象壓氣機的動態(tài)測試分析中對壓力脈動、溫度、噪聲、軸向力、葉片動應(yīng)力等動態(tài)信號進行了同步測試和關(guān)聯(lián)分析，實現(xiàn)了多物理信號的時間同步測試，為分析壓氣機非定常流動導致的故障提供了必要的實驗測試手段。DDFS 技術(shù)是從相位的概念出發(fā)進行頻率合成，通過相位累加、幅度查表以及數(shù)模轉(zhuǎn)換來產(chǎn)生所需要的模擬信號。DDS的實現(xiàn)形式包括：直接頻率合成(DDFS)、直接數(shù)字波形存儲(DDWS)以及基于DDS專用芯片3種方法[3]。目前常用的信號源模擬系統(tǒng)通常采用專用的DDS芯片，只能在固定的工作方式下使用。由于輸出信源波形單一、參數(shù)固定、通道數(shù)量有限，因此無法滿足航天遙測系統(tǒng)中對多傳感器參數(shù)進行實時測試的設(shè)計要求。文獻[4]使用FPGA作為I,Q正交模擬信號源板卡核心控制單元實現(xiàn)DDS技術(shù)，可以根據(jù)設(shè)備的測試需要簡化硬件電路設(shè)計及控制方法，提高整個系統(tǒng)的性能和可靠性。

在一些應(yīng)用場合中，不僅需要多路信號同時輸出，還要求輸出的多路信號保持一定的相位關(guān)系。文獻[5]介紹了一種通過相位調(diào)節(jié)控制字實現(xiàn)通道相位差的雙通道任意波形發(fā)生器的設(shè)計方法。文獻[6]采用FPGA+RAM+DAC的結(jié)構(gòu)提出了一種雙通道內(nèi)嵌相位校準模塊的波形發(fā)生器設(shè)計方法，實現(xiàn)對通道間相位的精確控制。若采用這種方法實現(xiàn)多通道相位可調(diào)信號發(fā)生器必然增大了硬件設(shè)計的復雜度和系統(tǒng)功耗，難以滿足航天測控領(lǐng)域中對設(shè)備提出的高集成度、低成本、小型化的設(shè)計要求。

1 多通道信源發(fā)生方法及電路設(shè)計

設(shè)計采用FPGA作為控制核心，與上位機交互采用PCI總線接口芯片PLX9054。硬件電路采用“FPGA(DDS相位控制)+單片DAC+多路模擬開關(guān)陣列”的方法實現(xiàn)，該方法減小了系統(tǒng)由多片DAC實現(xiàn)多通道輸出而造成的硬件成本開銷，具有體積小、集成度高、開發(fā)周期短、兼容工業(yè)計算機和PCI總線協(xié)議的優(yōu)點。

1．1 系統(tǒng)結(jié)構(gòu)

本文研究多通道相位可控信號源是對多通道動態(tài)測試采編器進行測試及標定的設(shè)備。信號源各通道參數(shù)可以相互獨立設(shè)置波形、幅值、頻率及相位，除了可以對多通道采編器進行線性度標定外，還可以測試采編電路中各個通道之間的串擾[7]。為了保證采編器的精度要求，使整個設(shè)備安全穩(wěn)定運行，并為采編器維護提供依據(jù)，信號源的功能要求如下：(1)輸出波形：正弦波，方波，三角波，鋸齒波，直流；(2)直流電壓精度：0．1%；(3)輸出幅值：-1～+7 V;(4)單板模擬通道：32；(5)輸出頻率：0～100 Hz；(6)DAC分辨率：16位。

上位機通過軟件將波形編碼數(shù)據(jù)格式按照采樣順序通過PCI接口存儲在高速CMOS SRAM中。當輸出模擬信號時，通過采樣時鐘計數(shù)值高速尋址SRAM，讀出存儲數(shù)據(jù)，并對數(shù)據(jù)進行分析，波形數(shù)據(jù)經(jīng)高速D/A轉(zhuǎn)換后再經(jīng)過信號調(diào)理電路送入高速模擬開關(guān)陣列實現(xiàn)32通道模擬輸出。系統(tǒng)原理框圖如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)框圖

1．2 硬件單元設(shè)計

1．2．1 PCI接口電路設(shè)計

基于PCI總線的計算機可以通過PCI橋接芯片PCI9054實現(xiàn)接口高速數(shù)據(jù)傳輸，當系統(tǒng)引入33 MHz時鐘，采用32位數(shù)據(jù)總線寬度時，數(shù)據(jù)傳輸速率可達到132 MB/s。PCI9054可以配置為C模式下的從方式完成對本地總線指令的下發(fā)；也可以配置為DMA方式，實現(xiàn)本地總線與計算機內(nèi)存的高速直接訪問。設(shè)計中上位機生成對板卡的指令控制由從方式實現(xiàn)；波形數(shù)據(jù)的下發(fā)則采用DMA方式實現(xiàn)。PCI接口電路原理圖如圖2所示。

1．2．2 DAC轉(zhuǎn)換電路設(shè)計

DAC選用16位高速AD768數(shù)模轉(zhuǎn)換芯片。AD768最高轉(zhuǎn)換速率達到30MSPS，該DAC能夠滿足通信、儀表控制領(lǐng)域的波形重建及信號合成應(yīng)用要求。AD768采用±5 V供電，典型功耗465 mW，屬于電流輸出型DAC．25 ns的快速建立時間，最快可支持40 MSPS，片內(nèi)產(chǎn)生2．5 V基準電壓，具有極高的動態(tài)性能。

FPGA將上位機下發(fā)的波形數(shù)據(jù)從高速SRAM中讀出送入到DAC的數(shù)字輸入端，DAC轉(zhuǎn)化后的差分輸出電流經(jīng)I-V轉(zhuǎn)換電路，多級運算放大器構(gòu)成的信號調(diào)理電路輸出幅度為-1．25～7．25 V模擬信號。DAC轉(zhuǎn)換電路原理圖如圖3所示。

圖3中，AD768輸入16位數(shù)字量，管腳IOUTA、 IOUTB為差分輸出電流，經(jīng)過AD811進行差分放大。

U1=-2.5～+2.5 V

(1)

(2)

圖2 PCI接口電路原理圖

圖3 DAC轉(zhuǎn)換電路原理圖

UOUT=2U3-U2

(3)

式中

理論計算UOUT的輸出范圍為-1．25～+7．25 V。由于電路中的電阻元件存在容差，采用上位機線性標定的方法，使模擬輸出范圍限制在-1～+7 V。

1．2．3 保持電路及通道切換

單塊信號源板卡可以實現(xiàn)32路模擬信號輸出。為實現(xiàn)小體積多通道模擬信源，板卡采用8路模擬開關(guān)ADG1206構(gòu)成的輸出開關(guān)陣列及后置的保持電路把高速DAC轉(zhuǎn)換的模擬信源分時切換到相應(yīng)的通道。

2 模擬信號發(fā)生時序設(shè)計

時序控制邏輯是整個信號源發(fā)生器的控制核心，上位機發(fā)起啟動指令，系統(tǒng)將自動控制波形數(shù)據(jù)讀取、D/A轉(zhuǎn)換和模擬開關(guān)切換過程連續(xù)有序地高速進行。

2．1 FPGA模擬輸出時序

系統(tǒng)中采用一片DAC在時序邏輯控制下分時完成各模擬通道的切換和保持。FPGA內(nèi)集成高速緩存用于緩存上位機通過PCI接口下發(fā)的波形數(shù)據(jù)再寫入SRAM中。啟動輸出，高速DAC轉(zhuǎn)換的數(shù)字量在時序控制下依次從SRAM中讀取送入DAC的數(shù)字輸入端。采樣保持和通道選通邏輯由采樣保持電路、多路模擬開關(guān)及地址發(fā)生邏輯構(gòu)成。它在FPGA的控制下實現(xiàn)對模擬輸出信號的同步保持，并依次選通各通道開關(guān)送至32路輸出接口電路。上位機通過下發(fā)指令完成對時序邏輯的初始化、啟動及停止操作。時序控制結(jié)構(gòu)圖如圖4所示。

圖4 波形發(fā)生時序控制流程圖

上位機將波形數(shù)據(jù)送至PCI接口，F(xiàn)PGA啟動DMA訪問機制將接口數(shù)據(jù)寫入到SRAM中。當軟件發(fā)出啟動指令后從SRAM中讀出波形數(shù)據(jù)及參數(shù)控制字，經(jīng)FPGA譯碼后，根據(jù)上位機下發(fā)的波形參數(shù)中的頻率及相位控制字信息控制DAC的啟動及模擬開關(guān)通道的切換速度及使能選擇。為避免多通道模擬輸出之間發(fā)生串擾，在邏輯控制中采用“轉(zhuǎn)換—調(diào)理—使能—通道選通”的時序控制方法。

2．2 多通道模擬信號參數(shù)控制方法

波形的幅值、頻率、相位參數(shù)控制信息由上位機軟件設(shè)置，如圖5所示。當設(shè)置波形為直流時，只有幅值信息有效；當輸入波形為正弦波、三角波、鋸齒波時，幅值、頻率、相位參數(shù)輸入有效；當輸出波形為方波時，幅值、頻率、相位、占空比參數(shù)信息都有效。上位機把設(shè)置波形的周期采樣點數(shù)據(jù)通過PCI總線的DMA方式下發(fā)到板卡上的SRAM中。當上位機發(fā)出啟動信號源輸出指令后，板卡輸出32路模擬信號。

圖5 上位機軟件波形設(shè)置界面

下發(fā)數(shù)據(jù)中前640 KB為32路波形數(shù)據(jù)采樣值，其中，奇數(shù)單元為設(shè)置模擬波形采樣點數(shù)據(jù)，偶數(shù)單元數(shù)字量為0000H，幀格式如圖6所示。下發(fā)數(shù)據(jù)中后96B為參數(shù)控制字，每3個字節(jié)表示一路波形參數(shù)。其中，第一個字節(jié)表示對應(yīng)波形的頻率信息，輸入范圍為0～100 Hz；第二個字節(jié)表示對應(yīng)波形的相位信息，輸入范圍為0～360；第三個字節(jié)為方波的占空比信息，輸入范圍0～100。參數(shù)控制字中，每個字節(jié)前兩位數(shù)據(jù)A7A6用于區(qū)分波形形狀，后6位為對應(yīng)參數(shù)數(shù)據(jù)，如圖6所示。

FPGA檢測到上位機下發(fā)的波形相位參數(shù)后，通過計數(shù)器的計數(shù)值控制對應(yīng)通道的模擬開關(guān)ADG333的通道切換狀態(tài)。計數(shù)值標志位為無效狀態(tài)時，輸出奇數(shù)通道0000H對應(yīng)模擬值；計數(shù)值有效時輸出偶數(shù)通道經(jīng)AD768轉(zhuǎn)換后的模擬輸出值，從而實現(xiàn)對應(yīng)相位控制。電路圖如圖7所示。

圖6 下發(fā)波形數(shù)據(jù)格式

圖7 模擬開關(guān)切換實現(xiàn)相位控制

圖7中，CH0，CH1，CH2,CH3為設(shè)置32路模擬輸出前4路。當相位控制標志位有效后，ADG333通道選擇端IN0，IN1，IN2，IN3分別賦值高電平‘1’，使得對應(yīng)V0,V2，V4，V6通道輸出，經(jīng)一階RC低通濾波、跟隨后輸出。

3 試驗結(jié)果

圖8為信號源輸出0～5 V實測波形。其中圖8(a)圖選取了輸出頻率為5 Hz，相鄰通道相位差為90°正弦波，圖8(b)圖顯示輸出頻率為90 Hz，相鄰通道相位差為45°方波。從圖8中可以看出信源波形光滑，頻率輸出穩(wěn)定。標定后某三個通道輸出直流信號幅值用高精度萬用表(Agilent 34410A)測試如表1所示。上位機分別設(shè)置信源輸出直流電壓為-1 V、1 V、2 V、3 V、5 V、7 V,測試通道CH0，CH1，CH2的模擬輸出電壓如表1所示。由表1可以看出直流輸出精度小于1‰，滿足設(shè)計要求。

表1 信號源直流標定實測輸出電壓及通道輸出精度

4 結(jié)論

通過在單板上用“FPGA+單片DAC+模擬開關(guān)陣列”為框架的模塊化硬件電路設(shè)計，同時配以相應(yīng)的外圍電路，構(gòu)成單板多通道模擬信號源輸出系統(tǒng)，實現(xiàn)了多種波形的幅值、頻率、相位等參數(shù)的靈活控制。具有輸出波形平滑，頻率、相位穩(wěn)定，分辨率高等特點。為多通道采編系統(tǒng)的地面試驗提供了準確的測試依據(jù)。

(a)輸出頻率5 Hz，相位差為90°正弦波

(b)輸出頻率90 Hz，相位差為45°方波圖8 信源卡輸出實測波形

[1] 張東，朱家富．虛擬儀器在傳感器動態(tài)特性標定中的應(yīng)用．儀表技術(shù)與傳感器,2010(5):29-30．

[2] 武卉，楊明綏，王德友,等．多動態(tài)參數(shù)同步測試系統(tǒng)構(gòu)建及其應(yīng)用研究．航空學報,2013,32(2):1-9．

[3] 沙芬芬，張祥坤．基于 FPGA 波形存儲法合成大寬帶DDS信號源設(shè)計與實現(xiàn)．測試技術(shù)學報,2013，27(4)：340-348．

[4] 陳澤宗，徐鵬，阮航,等．多通道多頻高頻地波雷達DDS數(shù)字信號源的設(shè)計．武漢大學學報(理學版),2009,55(6):715-720．

[5] 曲永志，李航，雷霆．基于FPGA的雙路可移相任意波形發(fā)生器．電子技術(shù)應(yīng)用，2008,34(10)：22-24．

[6] 劉科，田書林，肖寅東．多通道任意波形發(fā)生器精密相位控制方法．信息與控制,2011,40(2):209-213．

[7] SHAH Y H,REN Y F,ZHEN G Y,et al．An efficient precision estimation method for a multichannel data acquisition system．IEICE Electronics Express,2013,10(13): 1-8．

Design of Multi-channels Controllable Phase Arbitrary Waveform Signal Generator

LIU Xin1,2,REN Yong-feng1,CHU Cheng-qun1,FANG Wei1,ZHENG Yong-qiu1

(1 National Key Laboratory for Electronic Measurement and Technology，North University of China,Taiyuan 030051，China;2 Department of Electrical Information,Taiyuan University of Science and Technology,Taiyuan 030024，China)

In remote sensing system,analog signal generator is used to simulate output signals of different sensors under the dynamic test environment,and it also can provide standard signals to test equipment and analyze data．This device adopted the method of “FPGA(DDS phase control) + one chip DAC + multi-channel analog switch array” to realize 32 channels arbitrary waveform output．The waveform amplitude,frequency,phase and other information were set in PC software．By detecting the parameter control word in FPGA,the corresponding analog switch conducting state was changed to achieve the arbitrary controlling of phase difference among channels．

multi-channel;arbitrary waveform generate;phase control word;phase difference

國家自然科學基金資助項目(61178058)

2014-03-25 收修改稿日期：2014-10-16

TP274

A

1002-1841(2015)03-0039-04

劉鑫(1982—)，講師，博士研究生，主要從事數(shù)據(jù)采集及傳感器測試方面的研究。E-mail：omol66@163．com 任勇峰(1968—)，博士生導師，主要從事高速大容量數(shù)據(jù)采集與處理方面的研究。E-mail：renyongfeng@nuc．edu