基于FPGA的三相電網不平衡下的鎖相環(huán)設計

李鵬飛， 劉淮濤， 吳平志

［1.江蘇省建筑設計研究院有限公司，江蘇南京 210029；2.中船重工鵬力（南京）新能源科技有限公司，江蘇南京 211106］

基于FPGA的三相電網不平衡下的鎖相環(huán)設計

李鵬飛1， 劉淮濤2， 吳平志2

［1.江蘇省建筑設計研究院有限公司，江蘇南京 210029；2.中船重工鵬力（南京）新能源科技有限公司，江蘇南京 211106］

針對現(xiàn)有的數字鎖相環(huán)在三相電網電壓不平衡下精度降低的問題，提出了一種基于雙同步坐標系解耦軟件鎖相環(huán)（DDSRF-SPLL）的控制策略。分析了DDSRF-SPLL的數學模型，根據DDSRF-SPLL解耦控制策略，采用硬件描述語言VHDL設計了基于FPGA的各個模塊。仿真結果表明，基于FPGA的鎖相環(huán)抗干擾能力強，對頻率波動具有很好的適應性，鎖相效果穩(wěn)定、準確。

雙同步坐標系解耦軟件鎖相環(huán)；電網電壓；FPGA；鎖相精度

0 引 言

鎖相環(huán)(Phase_Locked Loop,PLL)是能鎖定輸入信號相位的閉環(huán)控制系統(tǒng)。隨著光伏、風能等分布式發(fā)電和柔性交流輸電系統(tǒng)(Flexible Alternative Current Transmission Systems,FACTS)的廣泛應用,為保證系統(tǒng)快速穩(wěn)定運行,需要對電網電壓相位實時跟蹤檢測,確保在電網電壓不平衡或頻率突變時,鎖相環(huán)依然能夠準確地獲取電壓相位,這就使得鎖相環(huán)成為系統(tǒng)的重要組成部分。常用的鎖相環(huán)基本設定電網電壓頻率固定為50 Hz,忽略頻率變動帶來的影響,實際電網電壓頻率并非理想化,這樣會降低鎖相精度。FPGA不占用CPU資源,依靠硬件優(yōu)勢,基于FPGA的三相鎖相環(huán)能快速、準確鎖相。

電網電壓不平衡與頻率突變在實際電網系統(tǒng)中是不可避免的,文獻［1］雖然在算法上進行了優(yōu)化,但在電網電壓不平衡下無法實現(xiàn)準確的電網鎖相。文獻［2］采用基于雙坐標解耦變換來消除不平衡,但仍未考慮電網電壓頻率波動帶來的鎖相精度不高問題。

本文針對電網電壓頻率波動造成采樣不準而導致鎖相精度降低的問題,提出設計新型基于FPGA的鎖相環(huán),包括三相鎖相環(huán)的系統(tǒng)原理、算法以及仿真。

1 單同步坐標系軟件鎖相環(huán)

1.1 系統(tǒng)建模

單同步坐標系軟件鎖相環(huán)(SSRF_SPLL)在電網電壓平衡時,能迅速、準確獲得正序分量,進而有效地檢測出電網電壓的相位與頻率,其矢量圖如圖1所示,U和UPLL分別為在dq坐標系下實際電網電壓矢量與鎖相環(huán)輸出的電壓矢量。當鎖相環(huán)準確地獲得電網電壓相位時,U和UPLL應該是重合的,即θ′與θ相等,顯然通過閉環(huán)控制使得q軸分量為0,其控制原理圖如圖2所示。

圖1 SSRF-SPLL矢量圖

圖2 SSRF-SPLL控制結構圖

假設電網電壓三相平衡,并令A相電壓的初始相位為0,則三相電壓可表示為

式中：U－－－電網電壓的最大值；

ω－－－電網電壓角頻率。

轉到兩相靜止αβ坐標系和同步旋轉dq坐標系,可得

式中：ωt－－－電網電壓矢量的實際角度；

θ′－－－鎖相環(huán)的輸出角度。

當準確鎖相后,有

此時,系統(tǒng)開環(huán)傳遞函數為

閉環(huán)傳遞函數為

利用MATLAB/Simulink進行了SSRF_PLL仿真,結果如圖3和圖4所示?？梢?SSRF_PLL在電壓平衡時能迅速鎖相,當電網電壓突變不平衡時輸出角度有偏差,不能精確地跟蹤電網電相位。

圖3 SSRF-SPLL三相系統(tǒng)電壓

圖4 SSRF-SPLL在電壓不平衡時的輸出角度

2 雙同步坐標系軟件鎖相環(huán)

2.1 系統(tǒng)建模

為應對電網電壓負序分量的干擾,雙同步坐標系軟件鎖相環(huán)(DDSRF_SPLL)將電網電壓矢量分成正序、負序兩個分量,正序分量對應以ω逆時針旋轉的dq+坐標系,其角度為θ′,負序分量對應_ω′順時針旋轉的dq_坐標系,角度為_θ′。U+1和U_1分別為電網電壓正負序分量,分別以ω角速度逆時針和順時針旋轉。鎖相環(huán)分別對U+1和U_1進行坐標變換,再經過解耦控制和低通濾波器(LPF),最終通過PI控制得到電壓頻率和相位。其原理結構圖如圖5所示。

圖5 DDSRF-SPLL原理圖

當PLL鎖定相位后,θ′可近似認為與ωt相等,則有

其中：

由圖5可知,基于雙坐標系變換的解耦控制策略含有非線性環(huán)節(jié),對其進行準確的建模比較困難,只能進行近似的建模分析。在誤差比較小時,其等效傳遞函數與SSRF_SPLL的相同。由圖5及式(7)、(8),可得開環(huán)傳遞函數和閉環(huán)傳遞函數為

2.2 仿真結果

搭建MATLAB/Simulink仿真,分別模擬t＝0.1 s時電網電壓突變頻率及系統(tǒng)鎖相效果,如圖6、圖7所示。

圖6 DDSRF-SPLL系統(tǒng)頻率突變

圖7 DDSRF-SPLL頻率突變時鎖相結果

含有諧波且不平衡時的電網電壓及鎖相效果如圖8、圖9所示。

圖8 DDSRF-SPLL電網電壓含有諧波且不平衡

圖9 DDSRF-SPLL電網電壓含有諧波且不平衡鎖相結果

DDSRF_SPLL在電網電壓不平衡時,能夠準確檢測出電壓的相位及電壓頻率。當電網頻率發(fā)生變化時,鎖相環(huán)的準確度不受影響,并對諧波表現(xiàn)出良好的適應性。

3 三相鎖相環(huán)的FPGA設計

3.1 控制策略

為避免電網電壓頻率波動或突變造成系統(tǒng)電壓采樣的不準,本文設計基于FPGA的三相鎖相環(huán),采用DDSRF_SPLL控制策略,全部模塊均采用VHDL語言編寫。設定頻率為50 Hz的標準正弦波,頻率對應FPGA中n個計數單位,設定每個電網周期采樣點數為2 000。FP模塊的作用類似于分頻器,系統(tǒng)輸出的電網頻率反饋給FP模塊,然后輸出與之對應的電網電壓采樣頻率,送給A/D采樣模塊和DQ解耦模塊。對于A/D采樣模塊,當電網電壓頻率波動時,每個周期采樣點數保持不變,但采樣頻率隨反饋的電網電壓計數單位而改變。經過坐標變換得到一個周期的存放在FIFO中,當電網電壓頻率波動時, FIFO的輸出與輸入不相等,其偏差經過比例積分環(huán)節(jié)的調整,能迅速調整角頻率,進而改變采樣頻率,保證采樣精度,提高鎖相效果。同時,FIPI模塊輸出開始信號用來采樣,輸出的鎖相環(huán)角度送給正弦、余弦模塊,計算后再輸出到DQ解耦模塊。

為方便仿真,模擬三相電網電壓頻率突變和三相不平衡并將三相電網電壓值固化在ROM中,存放在A/D模塊中。

3.2 試驗結果

基于FPGA的三相不平衡電壓下的檢測結果如圖10所示?？梢钥闯?基于FPGA硬件的三相鎖相環(huán)設計能夠實時檢測并追蹤三相電壓的相位。

圖10 基于FPGA的三相不平衡電壓下的檢測結果

4 結 語

本文分析了三相鎖相環(huán)的基本原理,針對單/雙同步坐標軸系軟件鎖相環(huán)建立模型并進行Simulink和FPGA仿真。仿真結果表明,基于FPGA硬件實現(xiàn)的三相PLL可實時跟蹤三相電壓頻率和相位,其動態(tài)和靜態(tài)特性均良好,完全適應分布式發(fā)電和柔性交流輸電系統(tǒng)中鎖相的要求。

[1] SUN B，DAI N Y，CHIO U F，et al.FPGA-baSed decouPled double SynchronouS reference frame PLL for active PoWer filterS[J].IEEE Conference on InduStrial ElectronicS and APPlicationS，2011（6）：2145-2150.

[2] 洪小圓，呂征宇.基于同步參考坐標系的三相數字鎖相環(huán)[J].電工技術學報，2012（11）：203-210.

[3] 孔雪娟，羅昉，彭力，等.基于周期控制的逆變器全數字鎖相環(huán)的實現(xiàn)和參數設計[J].中國電機工程學報，2007（1）：60-64.

[4] 張興，張崇巍.PWM整流器及其控制[M].北京：機械工業(yè)出版社，2012.

[5] ZHANG Z J，LI H，ZHANG X，et al.Simulation and modelling of SoftWare PhaSe-locked looPbaSed on Single/double SynchronouS coordinate SyStem [J].PoWer SyStem Protection and control，2009，39（11）：138-144.

DeSign of PhaSe-locked LooP Under Unbalanced Three-PhaSe PoWer Grid BaSed on FPGA

LIPengfei1,LIU Huaitao2,WU Pingzhi2
［1.Jiangsu Provincial Archtectural Design&Research Institute Ltd.,Co.,Nanjing 210029,China；2.CSIC Pride(Nanjing)New Energy Technology Co.Ltd.,Nanjing 211106,China］

Aiming at the lower precision problem of existing phase_locked loop under the condition of unbalanced three_phase grid voltage,this paper proposed a control strategy of decoupled double synchronous coordinate system software phase_locked loop(DDSRF_SPLL).Themathematicalmodel of DDSRF_SPLL was analyzed.According to the decoupled control strategy of DDSRF_SPLL,various modules based on FPGA were designed by using hardware description language VHDL.The simulation results show that the phase_locked loop based on FPGA has advantages of strong anti_interference capacity,good adaptability for frequency fluctuation,stable and accurate phase_locking.

decouPled double SynchronouScoordinate SyStem SoftWare PhaSe-locked looP（DDSRF-SPLL）；grid voltage；FPGA；PhaSe-locked PreciSion

TU 852

A

1674-8417(2015)12-0049-05

2015- 11- 10

劉淮濤（1985-），男，工程師，從事電子技術方面的研究。

吳平志（1990-），男，從事配電網諧波治理及無功補償技術方面的研究。