3D封裝與硅通孔（TSV）技術(shù)

周 健 周紹華

（合肥工業(yè)大學(xué)，安徽 合肥 230009）

隨著對(duì)具有更小外形的先進(jìn)電子產(chǎn)品的需求不斷增長(zhǎng)，對(duì)優(yōu)越性能和更低的總體成本的追求推動(dòng)著半導(dǎo)體行業(yè)發(fā)展創(chuàng)新，涌現(xiàn)了一系列先進(jìn)封裝技術(shù)。相對(duì)于其他各類封裝技術(shù)，3D封裝技術(shù)具有良好的電學(xué)性能以及較高的可靠性，同時(shí)它能實(shí)現(xiàn)較高的封裝密度，因此目前3D封裝技術(shù)被廣泛應(yīng)用于各種高速電路以及小型化系統(tǒng)中。有很多種方式能實(shí)現(xiàn)芯片間的互連，一般來說，通常采用引線鍵合或者倒裝芯片焊接將硅圓片集成在一起，如上圖所示。目前，主流的三維封裝一般利用硅通孔技術(shù)來實(shí)現(xiàn)。硅通孔技術(shù)通過在硅圓片上制作出一定布線排序的垂直互連孔，在孔中淀積通孔材料，實(shí)現(xiàn)不同芯片層之間的電互連，從而保證了芯片間具有較短的互連線，因此可以獲得更好的電性能以及更小的信號(hào)延遲。

1 TSV簡(jiǎn)介

區(qū)別于傳統(tǒng)的芯片封裝技術(shù)，硅通孔技術(shù)在三維層面實(shí)現(xiàn)芯片間的電互連，封裝密度大大提高，而垂直的互連線也改善了芯片間的信號(hào)傳輸速度，同時(shí)在硅通孔技術(shù)保證了對(duì)電路板空間的集約化利用，降低了芯片的功耗。另外，一些大型的IDM制造商如IBM和Intel都預(yù)測(cè)硅通孔技術(shù)是微電子制造行業(yè)最有前途的技術(shù)之一，并且已經(jīng)開始著手商業(yè)化這一技術(shù)。TSV技術(shù)的發(fā)現(xiàn)得益于印刷電路板（PCB）多層化這一設(shè)計(jì)思路，它使得多芯片之間實(shí)現(xiàn)短垂直互連，取代在2D封裝中的長(zhǎng)引線互連，因而可以提高性能和減少時(shí)間延遲。同時(shí)采用硅通孔技術(shù)可以有效的降低功耗，另外由于硅通孔技術(shù)在三維層面對(duì)芯片進(jìn)行整合，因此硅通孔技術(shù)可以有效的提高芯片的集成密度。目前，硅通孔技術(shù)的挑戰(zhàn)主要來自于以下幾個(gè)方面：通孔的刻蝕、通孔填充材料的選取、工藝流程、堆疊形式與鍵和方式的選取。如今，TSV技術(shù)已經(jīng)被廣泛應(yīng)用于存儲(chǔ)器、圖像傳感器、功率放大器等芯片中，雖然目前還未能大量商業(yè)化生產(chǎn)，但是隨著技術(shù)的不斷進(jìn)步與完善，硅通孔技術(shù)必將會(huì)憑借其獨(dú)特的優(yōu)勢(shì)引領(lǐng)微電子行業(yè)取得進(jìn)一步的發(fā)展。

2 TSV技術(shù)展望

隨著3D技術(shù)的不斷發(fā)展以及通孔尺寸的縮小，疊層中的每一層芯片的厚度也會(huì)有所減少。而將硅片厚度減到5μm以下，電路的性能并不會(huì)因此而顯著變壞。因此，未來對(duì)于微電子行業(yè)發(fā)展的限制并不是電學(xué)性能的限制，而是由于技術(shù)問題導(dǎo)致新技術(shù)無法實(shí)現(xiàn)或者無法商業(yè)化?？梢灶A(yù)見在未來的十幾年里傳統(tǒng)器件將會(huì)到達(dá)其本身的物理極限，無法或者很難實(shí)現(xiàn)進(jìn)一步的突破。而新型器件，比如碳納米管、自旋電子器件等等在目前還只能在實(shí)驗(yàn)室中實(shí)現(xiàn)，無法大規(guī)模商業(yè)化使用。那么當(dāng)前，在封裝層面提高集成度顯得尤為重要。所以在最近幾年內(nèi)硅通孔技術(shù)將會(huì)是微電子行業(yè)的熱點(diǎn)話題，一些目前快速發(fā)展的實(shí)用芯片，如CMOS圖像傳感器、存儲(chǔ)器和邏輯電路上存儲(chǔ)器等等對(duì)于3D技術(shù)尤其是硅通孔的應(yīng)用，使 3D技術(shù)不斷發(fā)展與完善。另外，硅通孔技術(shù)還可以用于集成生產(chǎn)工藝不同的芯片，這稱為“異質(zhì)集成”。如手機(jī)的功率放大器一般使用GaAs工藝，而實(shí)際中，GaAs工藝使用較少，因此常常通過TSV集成將GaAs電路鍵合在CMOS電路上面，使之成為完整的電路。硅通孔技術(shù)的不足是當(dāng)通電時(shí)，由于通孔產(chǎn)生的電磁噪聲會(huì)對(duì)附近的MOS晶體管造成干擾，導(dǎo)致晶體管的特性發(fā)生改變，甚至無法正常工作。另外，由于溫度變化通孔附近的電阻電容值發(fā)生改變，影響芯片的溫度穩(wěn)定性。“日本慶應(yīng)大學(xué)研究開發(fā)的電磁耦合層疊芯片可以較好的解決這一問題，因此電磁耦合層疊芯片被認(rèn)為是未來節(jié)電芯片的主要選擇之一?！比S封裝技術(shù)較之二維封裝有著明顯的優(yōu)勢(shì)，例如：更低的低功耗、更高的互連密度、更小的傳播延遲等等。3D硅通孔技術(shù)通過將芯片制造與芯片封裝技術(shù)融合在一起，提高了系統(tǒng)性能，在較低的成本下跟上了摩爾定律的預(yù)測(cè)。當(dāng)然，目前3D封裝仍然面臨嚴(yán)峻的挑戰(zhàn)，在可靠性、材料選取等等方面仍然制約著硅通孔技術(shù)的商業(yè)化進(jìn)程，這有待進(jìn)一步的研究。

圖1

圖2 使用硅基板和 TSV 的三維堆疊圖

圖3 采用 TSV 技術(shù)的堆疊器件

結(jié)語

總的來說，目前3D封裝的硅通孔技術(shù)還處于高速發(fā)展時(shí)期，但是由于該技術(shù)具有更小的封裝尺寸，更高的封裝密度，以及具有適應(yīng)半導(dǎo)體器件發(fā)展方向的高性能與低功耗種種優(yōu)勢(shì)，因此硅通孔技術(shù)具有廣闊的前景以及成為微電子行業(yè)熱門領(lǐng)域的潛質(zhì)。

[1]鄧小軍，曹正州.應(yīng)用于三維封裝中的硅通孔技術(shù)[J].電子與封裝，12（09）：18-23.

[2]劉培生，黃金鑫，仝良玉，沈海軍，施建根.硅通孔技術(shù)的發(fā)展與挑戰(zhàn)[J].電子元件與材料，31（12）：76-80.

[3]郎鵬，高志方，牛艷紅.3D封裝與硅通孔（TSV）工藝技術(shù)[J].電子工藝技術(shù)，30（06）：323-326.

[4]侯玨，陳棟，肖斐.硅通孔互連技術(shù)的可靠性研究[J].制造工藝技術(shù)，36（09）：684-688.