用于實(shí)時時鐘的32.768kHz晶振電路Multisim13仿真實(shí)現(xiàn)

(上饒師范學(xué)院 物理與電子信息學(xué)院，江西 上饒334001)

石英晶體振蕩器由于其Q值高，選頻特性好，振蕩頻率穩(wěn)定的特性而被各種電子電路選做時鐘信號源。在數(shù)字鐘中一般采用晶體振蕩頻率固定、溫度性能完全由晶體溫度性能決定的所謂簡式晶振來作為晶體振蕩器。此種晶振電路簡單，但頻率穩(wěn)定度稍低[1]，其32.768kHz的晶振信號再經(jīng)15次分頻來得到1Hz的時鐘信號。而在諸多有關(guān)數(shù)字鐘仿真的文獻(xiàn)中[2-5]，大多采用555多諧振蕩器的振蕩信號或直接使用虛擬信號發(fā)生器的脈沖信號作為時鐘源，顯然這與實(shí)際使用的實(shí)時時鐘電路不符。而Multisim13仿真軟件能夠?yàn)殡娮与娐贩抡嫣峁┴S富的元器件庫，有利于培養(yǎng)學(xué)生理論與實(shí)踐相結(jié)合能力[6,7]，因此本文將研究如何實(shí)現(xiàn)32.768kHz晶振電路在Multisim13中的仿真。

1 石英晶體

石英晶體的等效電路如圖1所示。由拉普拉斯變換，該等效電路的阻抗可寫成如下表達(dá)式：

(1)

或

(2)

(3)

(4)

圖1石英晶體等效電路

式中s是復(fù)數(shù)頻率，Ls為慣性等效電感，其大小約為毫亨到亨的數(shù)量級，Cs為彈性等效電容，其大小約為10-15～10-13法的數(shù)量級，Co為靜態(tài)等效電容，其大小約為皮法的數(shù)量級 ，Rs為摩擦損耗電阻，其大小約為百歐姆的數(shù)量級。而ωs為低阻抗串聯(lián)諧振角頻率，ωp為高阻抗并聯(lián)諧振角頻率。 在晶體兩端并聯(lián)上額外的并聯(lián)電容器會使并聯(lián)后的整體共振頻率降低，因此，石英晶體廠商在制作并測量石英晶體的并聯(lián)諧振頻率時，會在特定的并聯(lián)電容值(稱為負(fù)載電容)下進(jìn)行測試。如使用較小的電容值，振蕩頻率會比標(biāo)稱值高，反之比標(biāo)稱值低。這一特性在具體電路中可以用來微調(diào)振蕩頻率[1]。

2 32.768kHz石英晶體在Multisim13中的spice模型數(shù)據(jù)

在Multisim13中利用主數(shù)據(jù)庫(Master Database)所提供的晶體模型，理論上與其它元件一起可構(gòu)成和標(biāo)稱頻率相近的各種石英晶體振蕩仿真電路。32.768kHz晶體模型在主數(shù)據(jù)庫中提供了以下三種，即R145-32.768kHz，R26-32.768kHz和R38-32.768kHz。但在具體仿真過程中，我們發(fā)現(xiàn)無論采用哪個模型，何種電路結(jié)構(gòu)都無法得到32kHz左右的振蕩頻率信號。人們已經(jīng)在Multisim軟件各個版本使用過程中發(fā)現(xiàn)過此軟件的問題和不足[8]，這使得我們懷疑Multisim各個版本主數(shù)據(jù)庫中提供的32.768kHz晶體spice模型數(shù)據(jù)有誤。為此，我們調(diào)出Multisim13(其他版本相同)中32.768kHz晶體spice模型數(shù)據(jù)(以R38-32.768kHz為例)如下：

** Design1 **

* NI Multisim to SPICE Netlist Export

* Generated by: Admin

*## Multisim Component X1 ##*

xX1 X1_OPEN_X1 X1_OPEN_X2 CRYSTAL_R38_32.768KHZ__CRYSTAL__1

.SUBCKT CRYSTAL_R38_32.768KHZ__CRYSTAL__1 1 2

* EWB Version 4 - CRYSTAL Model

* LS= 0.007 CS= 3.5e-015 RS= 18000 CO= 1.7e-012

LS 1 3 0.007

CS 3 4 3.5e-015

RS 4 2 18000

CO 1 2 1.7e-012

.ENDS

若將該模型數(shù)據(jù)中Ls、Cs、Co的值代入(3)(4)式進(jìn)行計(jì)算可得其串聯(lián)諧振頻率fs為32.17MHz,而并聯(lián)諧振頻率fp為32.203MHz。顯然與標(biāo)稱值相差千倍(其它兩個模型與此相似)。用該模型是不可能構(gòu)成振蕩頻率為32kHz左右的晶體振蕩器。

3 Spice模型數(shù)據(jù)的修正

為使32kHz的晶體振蕩器在Multisim13中仿真得以實(shí)現(xiàn)，首先是須修改元件庫中32.768kHz晶振的spice模型數(shù)據(jù)。我們調(diào)出另一款常用的電子設(shè)計(jì)仿真軟件OrCAD9.2中32.768kHz晶振的spice模型數(shù)據(jù)如下：

* 32768 hertz watch crystal, XY cut, series resonant, Q=81780

*

.subckt QZS32768 1 2fang

*

lqz 1 11 lmod 4448.72259 (=LS)

.model lmod ind(tc2 = 8.68e-8)

cs 11 12 5.30279780e-015 (=CS)

rqz 12 2 11.2k (=RS)

cp 1 2 1.84pf (=CO)

.ends

將該模型數(shù)據(jù)代入(3)(4)式計(jì)算得到fs=32785Hz，fp=32832Hz，與標(biāo)稱值32768Hz相近。依據(jù)這些模型參數(shù)把Multisim13元件庫中32.768kHz晶體的spice模型數(shù)據(jù)修正如下：

** Design1 **

* NI Multisim to SPICE Netlist Export

* Generated by: Admin

*## Multisim Component X1 ##*

xX1 X1_OPEN_X1 X1_OPEN_X2 CRYSTAL_R38_32.768KHZ__CRYSTAL__1

.SUBCKT CRYSTAL_R38_32.768KHZ__CRYSTAL__1 1 2

* EWB Version 4 - CRYSTAL Model

* LS= 4448.7 CS= 5.3e-015 RS= 11200 CO= 1.84e-012

LS 1 3 4448.7

CS 3 4 5.3e-015

RS 4 2 11200

CO 1 2 1.84e-012

.ENDS

修正了參數(shù)的元件模型可存放在公共數(shù)據(jù)庫(Corporate Database)或用戶數(shù)據(jù)庫(User Database)中[9]，以備仿真電路調(diào)用。

4 32.768kHz晶振仿真電路

實(shí)際振蕩電路中的石英晶體既可以工作在并聯(lián)諧振狀態(tài)，也可以工作在在串聯(lián)諧振狀態(tài)。工作于晶體并聯(lián)諧振狀態(tài)的門電路振蕩器如圖2所示：

圖2工作于晶體并聯(lián)諧振狀態(tài)的門電路振蕩器

圖中晶體可等效為電感(晶體工作于串聯(lián)諧振頻率與并聯(lián)諧振頻率之間時呈感性)，與外接的電容C1、C2構(gòu)成三點(diǎn)式LC振蕩器，通過外接的電容可對頻率進(jìn)行微調(diào)。電阻R1接在反相器U1A的輸入與輸出端，其目的是將U1A偏置在線性放大區(qū)，構(gòu)成放大器[10]。在對該電路進(jìn)行仿真時，我們用虛擬儀器可測到幅度為微伏數(shù)量級，頻率為32kHz左右的起振信號，但該信號隨振蕩的持續(xù)逐漸衰減直至為零。根據(jù)這一現(xiàn)象可判斷是仿真用放大器放大能力不足所致。為此在構(gòu)建仿真電路時我們仿照RC橋式正弦波振蕩器的組成，以晶體為正反饋通路(晶體工作于串聯(lián)諧振狀態(tài))，用JFET輸入運(yùn)算放大器做高增益放大器。仿真電路如圖3所示。

圖3 晶體振蕩仿真電路

圖4晶體振蕩電路的輸出波形

仿真時先將R2調(diào)至最大(100%)，振蕩穩(wěn)定后再減小R2使運(yùn)放輸出接近于正弦波。圖中C1用于消除仿真時出現(xiàn)的寄生振蕩。電路中反相器作整形用，以便輸出矩形脈沖。輸出波形和頻率見圖4和圖5。其輸出頻率32.615kHz已非常接近標(biāo)稱值，仿真效果比較理想。另外，仿真時也可以將電路中的負(fù)反饋支路(R2、R4、D1和D2)去掉，運(yùn)放接成過零比較器，此時運(yùn)放直接輸出矩形脈沖[11]。由于spice模型中電容的容量數(shù)據(jù)很小，圖3中正反饋支路的仿真起動電流也就很微弱，因而造成仿真過程從起振到輸出穩(wěn)定需要較長時間(與其他類型仿真電路相比)。

圖5晶體振蕩電路的輸出頻率

5 結(jié)束語

通過修正元件庫中32.768kHz晶體的spice模型數(shù)據(jù)，使得在Multisim13中32.768kHz晶振電路的仿真得以實(shí)現(xiàn)。在對晶振電路仿真過程中有個普遍現(xiàn)象值得注意，即起振時間都較長。圖3電路從起振到穩(wěn)定輸出，仿真計(jì)時通常需要0.4S左右,這與實(shí)際32.768kHz晶振電路的起振時間相仿，但會給實(shí)時仿真帶來一些影響。

參考文獻(xiàn)：

[1] 李德昌. 晶體振蕩器 [J]. 國外電子測量技術(shù), 2004,(2):19-22.

[2] 張衛(wèi)豐, 王瑞春, 潘曉寧，等. 基于Multisim的數(shù)字鐘電路仿真研究 [J]. 通信電源技術(shù), 2010,27(6):28-29.

[3] 趙兵文, 毛莉萍. 基于multisim的多功能數(shù)字鐘設(shè)計(jì)與仿真 [J]. 數(shù)字技術(shù)與應(yīng)用, 2014,(6):135-136.

[4] 徐連成. 基于NI MULTISIM 11.0軟件的數(shù)字鐘設(shè)計(jì)與仿真 [J]. 電子技術(shù), 2012,(8):60-62.

[5] 程曦. 數(shù)字鐘設(shè)計(jì)與仿真——基于Multisim7仿真軟件 [J]. 機(jī)電信息, 2009,246(36):114-115.

[6] 王爾申,李鵬,鄭丹,等. Multisim仿真在電工及工業(yè)電子學(xué)中的應(yīng)用[J]. 實(shí)驗(yàn)室研究與探索,2013,32(2):99-102.

[7] 熊熙烈, 涂虬. 基于Multisim12的多諧振蕩器仿真研究 [J]. 上饒師范學(xué)院學(xué)報, 2013,33(6):26-30.

[8] 周宦銀, 呂子勇, 馬桂珍. EWB仿真軟件中的幾個錯誤 [J]. 實(shí)驗(yàn)技術(shù)與管理, 2007,24(2):94-96.

[9] 唐贛，吳翔，蘇建峰. Multisim 10 & Ultiboard 10原理圖仿真與PCB設(shè)計(jì) [M]. 北京：電子工業(yè)出版社,2008.

[10] 楊頌華，馮毛官，孫萬蓉，等. 數(shù)字電子技術(shù)基礎(chǔ) [M]. 西安：西安電子科技大學(xué)出版社,2009.

[11] 程雯，戎蒙恬，李萍.用于實(shí)時時鐘的32.768kHz晶振電路分析與設(shè)計(jì)[J].信息技術(shù)，2009,(1):15-17，86.