陳 榮,舒 展
北京衛(wèi)星導(dǎo)航中心,北京,100094
?
基于PXI架構(gòu)的AltBOC信號(hào)模擬源設(shè)計(jì)與實(shí)現(xiàn)
陳 榮,舒 展
北京衛(wèi)星導(dǎo)航中心,北京,100094
基于PXI架構(gòu)的新型信號(hào)模擬源的設(shè)計(jì)與實(shí)現(xiàn)是基于PXIe5644R矢量信號(hào)收發(fā)儀,本文首先通過(guò)LabVIEW上位機(jī)編程和LabVIEW FPGA模塊,實(shí)現(xiàn)AltBOC調(diào)制方式的射頻信號(hào);然后通過(guò)生成信號(hào)的頻譜圖以及接收機(jī)能否正確捕獲和跟蹤,驗(yàn)證了基于PXI架構(gòu)射頻信號(hào)模擬源產(chǎn)生信號(hào)的正確性。
衛(wèi)星導(dǎo)航信號(hào)模擬器;PXI;AltBOC信號(hào)模擬;LabVIEW
二進(jìn)制偏移載波調(diào)制是一種廣泛用于衛(wèi)星導(dǎo)航定位系統(tǒng)的調(diào)制方式,其分裂譜特性使信號(hào)間存在較好的隔離,從而實(shí)現(xiàn)頻譜共享。在Galileo系統(tǒng)中,E5頻段采用了交替二進(jìn)制偏移載波(Alternate Binary Offset Carrier,AltBOC)調(diào)制技術(shù),使該頻段可以獨(dú)立傳輸4路導(dǎo)航信號(hào)[1]。該調(diào)制方式既不會(huì)干擾其他頻帶的信號(hào),同時(shí)還確保了全球衛(wèi)星定位系統(tǒng)(GPS)信號(hào)的互操作性。本文基于AltBOC調(diào)制技術(shù)原理,介紹了一種基于PXI架構(gòu)的實(shí)現(xiàn)方法,并對(duì)該信號(hào)的正確性進(jìn)行驗(yàn)證。
2.1 硬件設(shè)計(jì)平臺(tái)介紹
PXI是由美國(guó)國(guó)家儀器公司發(fā)布的基于PC的測(cè)量和自動(dòng)化平臺(tái),便于測(cè)控系統(tǒng)開(kāi)發(fā)與集成。該系統(tǒng)可根據(jù)系統(tǒng)具體指標(biāo)要求選擇不同的模塊化儀器;同時(shí),可與基于GPIB、LAN、VXI等總線的其他儀器組成混合總線系統(tǒng)。
PXI信號(hào)源平臺(tái)由NI PXIe-1075機(jī)箱、NI PXIe-8135控制器和NI PXIe-5644R射頻收發(fā)器構(gòu)成,如圖1所示。其中,NI PXIe-5644R模塊是一款全新的矢量信號(hào)收發(fā)儀,它結(jié)合了矢量信號(hào)分析儀、矢量信號(hào)發(fā)生器并具有基于FPGA的實(shí)時(shí)處理能力。NI PXIe-5644R 中具有用戶可編程的Xilinx Virtex-6 FPGA芯片。
圖1 基于PXI架構(gòu)的模擬源硬件平臺(tái)
2.2 模擬源的體系結(jié)構(gòu)
衛(wèi)星信號(hào)模擬源是一種標(biāo)準(zhǔn)的信號(hào)生成源,它可以根據(jù)上位機(jī)軟件設(shè)置的仿真環(huán)境,模擬衛(wèi)星導(dǎo)航系統(tǒng)播發(fā)的導(dǎo)航信號(hào)。
從模擬源設(shè)計(jì)上講,程序結(jié)構(gòu)包括上位機(jī)和FPGA兩部分。上位機(jī)負(fù)責(zé)對(duì)矢量信號(hào)發(fā)生器進(jìn)行配置、對(duì)信號(hào)參數(shù)進(jìn)行設(shè)置、生成導(dǎo)航電文、產(chǎn)生基帶數(shù)字信號(hào)、碼多普勒處理,這些參數(shù)通過(guò)PXIe5644R板卡具備的寄存器總線傳輸至FPGA緩存;FPGA程序根據(jù)配置循環(huán)結(jié)構(gòu)中讀取緩存中的數(shù)據(jù),分配給射頻輸出相關(guān)參數(shù),射頻輸出的循環(huán)結(jié)構(gòu)讀取這些參數(shù)后,進(jìn)行如IQ補(bǔ)償?shù)忍幚砗笊蓛陕稩Q信號(hào)輸出,從而在板卡上輸出射頻信號(hào)。模擬源的結(jié)構(gòu)如圖2所示。
圖2 PXI架構(gòu)模擬源結(jié)構(gòu)框圖
2.3 基于LabVIEW的上位機(jī)程序?qū)崿F(xiàn)
NI矢量信號(hào)收發(fā)儀可以通過(guò)LabVIEW范例和儀器設(shè)計(jì)庫(kù)進(jìn)行編程,VST儀器設(shè)計(jì)庫(kù)使VST的FPGA架構(gòu)具有更高的靈活性。
2.3.1 基帶信號(hào)生成
BOC調(diào)制信號(hào)表示為基帶信號(hào)乘以一個(gè)方波副載波[2],其中,副載波可表示為[3]:
sr(t)=sign[sin(2πfst)]
cr(t)=sign[cos(2πfst)]
(1)
式中,sr(t)是正弦方波副載波,cr(t)是余弦方波副載波,fs是副載波頻率。
AltBOC調(diào)制被定為在上下邊帶調(diào)制不同偽隨機(jī)碼的類BOC信號(hào)[4],是基帶信號(hào)與一個(gè)“復(fù)數(shù)”矩形方波副載波相乘,副載波及其共軛形式如公式(2):
er(t)=cr(t)+j·sr(t)
er*(t)=cr(t)-j·sr(t)
(2)
則雙碼AltBOC調(diào)制信號(hào)可以表示為公式(3)[5]:
s(t)=ca(t)·er*(t)+cb(t)·er(t)
(3)
將式(2)代入式(3)得:
s(t)=[(ca(t)+cb(t)]·cr(t)+j[(cb(t)-(ca(t)]·sr(t)
(4)
式中,ca(t)和cb(t)分別為調(diào)制不同偽隨機(jī)碼的基帶信號(hào)。
恒包絡(luò)AltBOC(15,10)信號(hào)的生成過(guò)程中,1個(gè)偽碼片對(duì)應(yīng)1.5周期的副載波。這就要求奇數(shù)碼片對(duì)應(yīng)初始相位為0°的1.5個(gè)周期的副載波;偶數(shù)碼片對(duì)應(yīng)初始相位為180°的1.5個(gè)周期的副載波,即每次偶數(shù)碼片查表時(shí),需要將查找表進(jìn)行180°翻轉(zhuǎn),其他過(guò)程與及奇數(shù)碼片查表時(shí)一樣。
恒包絡(luò)AltBOC(15,10)基帶信號(hào)在未加導(dǎo)航電文時(shí),在Labview上實(shí)現(xiàn)如圖3所示,流程如圖4所示,具體步驟如下:
(1)初始的偽隨機(jī)序列以碼表形式存放。
(2)用4列偽隨機(jī)序(PRN_Ca_I、PRN_Ca_Q、PRN_Cb_I、PRN_Cb_Q)去對(duì)碼表進(jìn)行查詢。
(3)通過(guò)偽隨機(jī)序找出的結(jié)果在IQ幅值擴(kuò)展查找表中找出相應(yīng)的幅度值,并輸出I分量和Q分量擴(kuò)展到2個(gè)副載波周期的幅度值(I分量是Se_I[16],Q分量為Se_Q[16],分別有16個(gè)值,且前8個(gè)值與后8個(gè)值一樣)。
(4)判斷偽隨機(jī)碼的碼片計(jì)數(shù)(PRN_code_counter)的奇偶性。在奇數(shù)碼片時(shí)間點(diǎn),將前12個(gè)值以122.76MHz的速率順序發(fā)出;在偶數(shù)碼片時(shí)間點(diǎn)將后12個(gè)值以122.76MHz的速率順序發(fā)出。這樣即可實(shí)現(xiàn)相位180°翻轉(zhuǎn),得到I和Q兩個(gè)支路的數(shù)字基帶信號(hào)。
(5)信號(hào)發(fā)送速率的選擇:AltBOC(15,10)體制的一個(gè)碼周期是1ms,其速率是10.23MHz;通過(guò)查找表擴(kuò)展1個(gè)碼片對(duì)應(yīng)為12個(gè)值,則1ms為122760個(gè)值,其速率為10.23*12=122.76MHz。由于NI PXIe-5644R射頻信號(hào)收發(fā)器IQ速率最大能設(shè)置為120MHz,因此將1ms為122760個(gè)值采樣為120000個(gè)值,以120MHz速率發(fā)出。
圖3 恒包絡(luò)AltBOC(15,10)基帶信號(hào)在Labview上的程序框圖
圖4 恒包絡(luò)AltBOC(15,10)信號(hào)生成流程圖
2.3.2 導(dǎo)航電文實(shí)現(xiàn)
導(dǎo)航電文是由0,1的值組成,只是不同系統(tǒng)、不同頻點(diǎn)下具有不同的導(dǎo)航速率。首先,在上位機(jī)中將0,1構(gòu)成的導(dǎo)航電文通過(guò)txt文件形式存儲(chǔ)起來(lái);其次,在生成基帶信號(hào)模塊中生成加入導(dǎo)航電文是0后的基帶信號(hào),進(jìn)入寫波形模塊;然后,再將基帶信號(hào)模塊中生成加入導(dǎo)航電文是1后的基帶信號(hào),進(jìn)入寫波形模塊;最后,通過(guò)選擇循環(huán)的次數(shù)參數(shù)來(lái)實(shí)現(xiàn)對(duì)導(dǎo)航電文速率的控制。例如循環(huán)的次數(shù)參數(shù)是1,則代表運(yùn)行1周期的點(diǎn)值,假設(shè)擴(kuò)頻碼是10230個(gè),速率是10.23MHz,則1ms是10230個(gè)點(diǎn);如果設(shè)置循環(huán)的次數(shù)參數(shù)值是20,則代表運(yùn)行20ms,即其導(dǎo)航電文的速率為1000/20=50bit/s。通過(guò)此設(shè)置,循環(huán)的次數(shù)參數(shù)設(shè)置控制著導(dǎo)航電文速率,然后通過(guò)txt文檔里設(shè)置的導(dǎo)航電文值1或0達(dá)到不同電文值或不同電文速率,從而實(shí)現(xiàn)加入導(dǎo)航電文后的信號(hào)輸出。
2.4 基于LabVIEW FPGA的程序設(shè)計(jì)
LabVIEW是一種用圖表代替文本創(chuàng)建應(yīng)用程序的圖形化編程語(yǔ)言,LabVIEW FPGA模塊是它的一個(gè)子模塊。使用LabVIEW FPGA通過(guò)圖形化的編程可以快速地開(kāi)發(fā)FPGA系統(tǒng);同時(shí),使得工程設(shè)計(jì)人員無(wú)需了解VHDL或其他硬件開(kāi)發(fā)工具即可開(kāi)發(fā)FPGA系統(tǒng)。NI PXIe-5644R包含一塊用于系統(tǒng)配置、數(shù)字?jǐn)?shù)據(jù)移動(dòng)和數(shù)字信號(hào)處理的Xilinx Virtex-6LX195T FPGA。該FPGA與ADC、DAC、PCI Express總線、DRAM、SRAM、數(shù)字I/O和PXI觸發(fā)器直接連接,允許通過(guò)自定義編程滿足各種類型應(yīng)用的要求。另外,F(xiàn)PGA還包含多層代碼,提供從底層控制到高層抽取的一切,擁有RF信號(hào)分析儀和RF信號(hào)發(fā)生器的功能。底層組件實(shí)現(xiàn)了具體硬件的標(biāo)準(zhǔn)功能,包括信號(hào)校準(zhǔn)、前端控制,以及基于記錄的采集和生成。
3.1 測(cè)試平臺(tái)搭建
信號(hào)測(cè)試平臺(tái)是由下變頻器、數(shù)據(jù)高速采集器、軟件接收機(jī)、頻譜儀和功率計(jì)組成。數(shù)據(jù)高速采集器采用 NI 5622、存貯設(shè)備采用NI HDD-8265,采樣率為150MS/s,讀寫速率為750MS/s,采用16bit量化;軟件接收機(jī)以Microsoft Visual Studio 2008為開(kāi)發(fā)平臺(tái),用C語(yǔ)言編寫而成,用于數(shù)據(jù)接收處理,對(duì)射頻信號(hào)進(jìn)行驗(yàn)證;頻譜儀用于觀察信號(hào)的頻譜,圖5為其PXI硬件射頻信號(hào)生成驗(yàn)證流程圖。
圖5 PXI硬件射頻信號(hào)生成驗(yàn)證流程圖
3.2 信號(hào)調(diào)制方式驗(yàn)證
將生成的射頻信號(hào)接入頻譜儀,查看信號(hào)頻譜。圖6給出了AltBOC調(diào)制信號(hào)的理論譜和實(shí)測(cè)譜,從圖中可以看出,實(shí)測(cè)譜和理論譜相吻合,從而驗(yàn)證了調(diào)制方式和帶寬的正確性。實(shí)測(cè)頻譜中心頻點(diǎn)是1191.795MHz,單個(gè)邊帶帶寬為20.46MHz,兩個(gè)邊帶間隔10.23MHz,頻譜儀SPAN設(shè)置為8MHz。
圖6 AltBOC調(diào)制硬件射頻信號(hào)頻譜
3.3 軟件接收機(jī)測(cè)試
信號(hào)模擬源與相應(yīng)的接收機(jī)對(duì)接測(cè)試是驗(yàn)證信號(hào)模擬源整體性能的最直接、最有效的手段,硬件模擬源模擬AltBOC調(diào)制未加多普勒的靜態(tài)射頻信號(hào),其射頻頻率是1191.795MHz,信號(hào)載噪比為75dBHz,信號(hào)功率較實(shí)際信號(hào)強(qiáng),其跟蹤精度值相對(duì)較高。圖7是其軟件接收機(jī)捕獲到的結(jié)果,從圖中可以明顯看到相關(guān)峰。
圖7 AltBOC調(diào)制信號(hào)捕獲結(jié)果
圖8是軟件接收機(jī)跟蹤的結(jié)果,其載波跟蹤的多普勒標(biāo)準(zhǔn)差約為0.1Hz,碼跟蹤標(biāo)準(zhǔn)差為0.05m。
圖8 AltBOC調(diào)制硬件射頻信號(hào)軟件接收的碼和載波跟蹤精度
本文介紹了基于PXI架構(gòu)平臺(tái)硬件射頻信號(hào)模擬源的實(shí)現(xiàn)和驗(yàn)證,實(shí)現(xiàn)了AltBOC調(diào)制方式且加入導(dǎo)航電文的射頻信號(hào)。該方法是基于PXI架構(gòu)、通過(guò)LabVIEW模塊圖形化的編程語(yǔ)言,在硬件上直接實(shí)現(xiàn)射頻信號(hào)生成,與傳統(tǒng)的FPGA方法相比,具有頻譜干凈、實(shí)現(xiàn)簡(jiǎn)單的優(yōu)點(diǎn)。驗(yàn)證部分包括測(cè)試平臺(tái)的搭建、信號(hào)調(diào)制方式的驗(yàn)證、接收機(jī)測(cè)試等。通過(guò)產(chǎn)生信號(hào)的頻譜可以直觀地得到信號(hào)調(diào)制參數(shù)信息,對(duì)信號(hào)調(diào)制方式驗(yàn)證;并且與接收機(jī)進(jìn)行對(duì)接測(cè)試,給出了接收機(jī)的捕獲、跟蹤結(jié)果,從而驗(yàn)證出模擬源的準(zhǔn)確性,可滿足工程的實(shí)際需要。
[1]LESTARQUIT L,ARTAUD G,J-L.AltBOC for dummies or everything you always wanted to knowaboutAltBOC[C].IONGNSS,Savannah,2008.
[2]Ries L, Legrand F, Lestarquit L, et al. Tracking and multipatch performance assessments of BOC signals using a bit-level signal [C]. Proceedings of ION GPS ,Portland, 2002.
[3]BETZ JW,Binary offset carrier modulations for radionavigation[J].Navigation,2001-2002,48(4):227-246.
[4]胡修林, 唐祖平. GPS和Galileo的信號(hào)體制設(shè)計(jì)思想綜述[J].系統(tǒng)工程與電子技術(shù),2009,31(10):2285-2293.
[5]Gao G. Towards Navigation Based on 120 Satellites Analyzing the New Signal[D]. USA: Stanford University,2008.
Design and Implementation of AltBOC Signal Simulator Based On PXI Structure
Chen Rong, Shu Zhan
Beijing Satellite Navigation Center, Beijing 100094,China
The design and implementation of simulation source on the PXI architecture is based on the PXIe5644R vector signal transceiver device. First this paper generates the RF signal of AltBOC modulation via LabVIEW programming on PC and LabVIEW FPGA Module. Then it verifies the correctness of RF signal source based on PXI architecture by observing the generated signal spectrum and the results of software receiver acquisition and tracking.
satellite navigation signal simulator;PXI;AltBOC signal simulation;LabVIEW
2015-03-16。
陳榮(1977—),女,工程師,主要從事衛(wèi)星導(dǎo)航方面的研究。
TN967.1
A