L?DACS1系統(tǒng)數(shù)字變頻器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘 要： L波段數(shù)字航空通信系統(tǒng)（L?DACS1）是一種基于正交頻分復(fù)用（OFDM）技術(shù)的多載波傳輸方案。該系統(tǒng)具有頻譜利用率高、抗多徑干擾能力強(qiáng)等優(yōu)點(diǎn)，適用于信號(hào)傳輸信道更復(fù)雜的民用航空地?空通信，并作為未來(lái)數(shù)字航空通信系統(tǒng)的候選系統(tǒng)之一。研究了L?DACS1系統(tǒng)數(shù)字變頻器的設(shè)計(jì)方案，并基于現(xiàn)場(chǎng)可編程門陣列（FPGA）在Apex?CPCI?5610通信開(kāi)發(fā)板上實(shí)現(xiàn)了這種方案。測(cè)試結(jié)果表明，該方案能夠正確地實(shí)現(xiàn)數(shù)字上/下變頻，能夠滿足L?DACS1系統(tǒng)設(shè)計(jì)要求。

關(guān)鍵詞： L?DACS1； 正交頻分復(fù)用； 數(shù)字變頻器； 現(xiàn)場(chǎng)可編程門陣列

中圖分類號(hào)： TN914.3?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2015）03?0059?03

Design and implementation of digital converter in L?DACS1 system based on FPGA

LI Yong， LIU Hai?tao

（Tianjin Key Lab of Advanced Signal and Image Processing， Civil Aviation University of China， Tianjin 300300， China）

Abstract： L?band digital aeronautical communication system （L?DACS1） is a kind of multi?carrier transmission one based on orthogonal frequency division multiplexing （OFDM）. The system has the advantages of high utilization rate of frequency spectrum and anti?multipath interferences. It is applicable to civil aviation A/G communication channel which is more complex for signal transmission， and is a candidate of digital aviation communication systems in the future. The digital converter design scheme for L?DACS1 system is investigated in this paper. The scheme based on field programmable gate array （FPGA） was realized in Apex?CPCI?5610 communication development board. The test results show that the scheme can accurately implement digital up/down conversion， and can meet the design requirements of the L?DACS1 system.

Keywords： L?DACS1； OFDM； digital converter； FPGA

0 引 言

為了解決地空的數(shù)據(jù)傳輸業(yè)務(wù)增長(zhǎng)而帶來(lái)的高通信速度要求和高寬帶要求問(wèn)題，歐洲EUROCONTROL提出了未來(lái)航空通信系統(tǒng)（FAC）的候選系統(tǒng)，即L波段數(shù)字航空通信系統(tǒng)類型1和2（L?DACS1和L?DACS2）。其中L?DACS1系統(tǒng)是一種基于正交頻分復(fù)用（OFDM） 技術(shù)，采用頻分雙工（FDD）模式，工作在L波段的多應(yīng)用蜂窩寬帶通信系統(tǒng)。提供雙向點(diǎn)對(duì)點(diǎn)尋址數(shù)據(jù)鏈通信，該系統(tǒng)具有頻譜利用率高、抗多徑干擾能力強(qiáng)等優(yōu)點(diǎn)，適用于信號(hào)傳輸信道更復(fù)雜的民用航空地?空通信[1]。

數(shù)字變頻器是軟件無(wú)線電系統(tǒng)中必不可少的一個(gè)模塊，其作用是實(shí)現(xiàn)發(fā)射機(jī)基帶信號(hào)的數(shù)字上變頻及接收機(jī)A/D輸出信號(hào)的數(shù)字下變頻。本文通過(guò)研究L?DACS1協(xié)議[2]內(nèi)容，針對(duì)L?DACS1系統(tǒng)的特點(diǎn)，基于Xilinx公司的FPGA開(kāi)發(fā)板平臺(tái)實(shí)現(xiàn)了L?DACS1系統(tǒng)變頻器。

1 數(shù)字變頻器的方案

本設(shè)計(jì)利用Matlab整定濾波器參數(shù)[3]，并利用Verilog HDL語(yǔ)言編程，在ISE開(kāi)發(fā)環(huán)境下構(gòu)建系統(tǒng)模型，用ModelSim仿真軟件進(jìn)行仿真驗(yàn)證，最后下載到Apex?CPCI?5610通信開(kāi)發(fā)板的V5芯片中，借助示波器和頻譜儀對(duì)數(shù)字變頻器進(jìn)行進(jìn)一步驗(yàn)證。

在L?DACS1系統(tǒng)中，基帶信號(hào)的帶寬為249 kHz，采樣率為625 kHz，根據(jù)系統(tǒng)要求及所用的開(kāi)發(fā)板的性能將基帶信號(hào)數(shù)字上變頻到30 MHz的載波上，采樣率為150 MHz。

圖1顯示給出了基帶信號(hào)數(shù)字上變頻到中頻30 MHz的步驟框圖?；鶐л敵龅男盘?hào)采樣率為625 kHz，由625 kHz的采樣率變?yōu)?50 MHz的采樣率，采樣倍數(shù)提高了240倍。本設(shè)計(jì)中選擇的上變頻方案為：首先經(jīng)過(guò)4級(jí)半帶濾波器的內(nèi)插使采樣率變?yōu)?0 MHz，實(shí)現(xiàn)低速率的內(nèi)插；再經(jīng)過(guò)一個(gè)FIR濾波器的3倍內(nèi)插，采樣速率變?yōu)?0 MHz；最后經(jīng)過(guò)一個(gè)適合在高采樣率條件下工作的CIC濾波器的5倍內(nèi)插，采樣率變?yōu)?50 MHz，同時(shí)調(diào)用DDS IP核，產(chǎn)生頻率為30 MHz，采樣率為150 MHz的正余弦信號(hào)，分別與Q路和I路信號(hào)相乘，將兩路信號(hào)的相乘結(jié)果相加并經(jīng)過(guò)D/A變換便得到30 MHz的中頻信號(hào)。

圖2顯示給出了中頻30 MHz信號(hào)數(shù)字下變頻到基帶信號(hào)的步驟框圖。與數(shù)字上變頻相反，采樣速率降低240倍，本設(shè)計(jì)中選擇的方案為：中頻信號(hào)經(jīng)過(guò)A/D變換后分別與本地載波信號(hào)相乘，產(chǎn)生I和Q兩路基帶信號(hào)，首先經(jīng)過(guò)CIC濾波器的5倍抽取，采樣速率變?yōu)?0 MHz；之后再經(jīng)過(guò)CIC的6倍抽取，采樣率變?yōu)? MHz；以上兩個(gè)CIC濾波器實(shí)現(xiàn)了前端抗混疊的抽取，此時(shí)采樣率降到了較低的頻率，最后再經(jīng)過(guò)3級(jí)半帶濾波器的抽取即可得到采樣率為625 kHz的基帶信號(hào)，由于半帶濾波器工作在較低的頻率下，且濾波器的參數(shù)得到了優(yōu)化，更容易以較低的階數(shù)實(shí)現(xiàn)。

2 數(shù)字變頻器的設(shè)計(jì)與實(shí)現(xiàn)

2.1 NCO的設(shè)計(jì)與實(shí)現(xiàn)

在數(shù)字變頻器中，本地震蕩信號(hào)是通過(guò)DDS（Direct Digital Frequency Synthesis）產(chǎn)生的[4]。DDS的基本原理是利用采樣定理，通過(guò)查表法產(chǎn)生波形，DDS的結(jié)構(gòu)有很多種，其基本的電路原理如圖3所示。

式中：[D]為抽取系統(tǒng)總的抽?。▋?nèi)插）因子。在本設(shè)計(jì)中，設(shè)計(jì)系統(tǒng)的通帶容限和阻帶容限均為0.001。

3 系統(tǒng)的建模與仿真

為了驗(yàn)證數(shù)字變頻器的正確性，本設(shè)計(jì)中，對(duì)變頻器輸入一個(gè)頻率為125 kHz，采樣率為625 kHz的正弦波，用ModelSim對(duì)變頻器進(jìn)行仿真：

圖6給出了在激勵(lì)信號(hào)的作用下，變頻器的時(shí)序仿真圖。由于I，Q兩路的模塊是一樣的，在此只看I路。其中第一路是輸入的激勵(lì)信號(hào)源采樣率為625 kHz；第二路是經(jīng)過(guò)數(shù)字上采樣的信號(hào)，采樣率變?yōu)?50 MHz；第三路是經(jīng)過(guò)數(shù)字上變頻輸出的中頻信號(hào)；第四路是數(shù)字下變頻輸出的基帶信號(hào)，采樣率為625 kHz。由圖6可以觀測(cè)出，變頻器正確地實(shí)現(xiàn)了數(shù)字上下變頻。

圖6 系統(tǒng)時(shí)序仿真圖

圖7給出了示波器觀測(cè)到的L?DACS1系統(tǒng)數(shù)字上變頻后的中頻信號(hào)時(shí)域波形圖，為了進(jìn)一步驗(yàn)證數(shù)字上變頻的正確性，用頻譜儀對(duì)中頻輸出信號(hào)進(jìn)行觀測(cè)，結(jié)果如圖8所示。

圖7 示波器觀測(cè)L?DACS1系統(tǒng)中頻信號(hào)波形

圖8 頻譜儀觀測(cè)L?DACS1系統(tǒng)的中頻信號(hào)頻譜

圖8顯示的是頻譜儀觀測(cè)的L?DACS1系統(tǒng)數(shù)字上變頻后信號(hào)的頻譜圖。由圖8可以觀測(cè)出，頻譜的寬度是498 kHz，中頻在30 MHz，符合L?DACS1設(shè)計(jì)規(guī)范，進(jìn)一步驗(yàn)證了數(shù)字上變頻的正確性。

4 結(jié) 語(yǔ)

數(shù)字變頻器是整個(gè)軟件無(wú)線電中最為關(guān)鍵的信號(hào)處理模塊之一，本設(shè)計(jì)采用模塊化的思想，對(duì)變頻器的整體設(shè)計(jì)方案進(jìn)行不斷優(yōu)化，同時(shí)對(duì)數(shù)字振蕩器、CIC濾波器、HB濾波器等模塊建立模型，不斷地仿真和驗(yàn)證，修改參數(shù)濾波器參數(shù)，最后建立了性能最佳的數(shù)字變頻器。把數(shù)字變頻器應(yīng)用到L?DACS1系統(tǒng)中，實(shí)現(xiàn)了整個(gè)系統(tǒng)的正確傳輸，取得很好的效果，因此本設(shè)計(jì)具有較高使用價(jià)值。

參考文獻(xiàn)

[1] 羅銀輝，張歡.民航寬帶數(shù)據(jù)鏈技術(shù)研究進(jìn)展[J].數(shù)字技術(shù)與應(yīng)用， 2011（8）：80?81.

[2] SAJATOVIC M， HAINDL B， EHAMMER M， et al. L?DACS1 system definition proposal： deliverable D2 [M]. [S.l.]： Eurocontrol， 2009.

[3] 徐小明，蔡燦輝.基于FPGA 的數(shù)字下變頻（DDC）設(shè)計(jì)[J].通信技術(shù)，2011，44（10）：19?24.

[4] 丁小峰，韓方景，王振偉.基于FPGA和DDS數(shù)字調(diào)頻發(fā)射機(jī)實(shí)現(xiàn)[J].電聲技術(shù)，2006（9）：64?66.

[5] 杜勇，陸建功，李元洲.數(shù)字濾波器的Matlab與FPGA實(shí)現(xiàn)[M].北京：電子工業(yè)出版社，2012.

[6] 黃靜月，田克純，常博學(xué).一種基于FPGA的高效數(shù)字上變頻的設(shè)計(jì)與實(shí)現(xiàn)[J].器件與電路，2011，35（9）：27?30.