PCB阻抗測(cè)試研究

劉文敏 王紅飛 陳 蓓（廣州興森快捷電路科技有限公司，廣東 廣州 510063）（深圳市興森快捷電路科技股份有限公司，廣東 深圳 518057）

PCB阻抗測(cè)試研究

Paper Code: S-113

劉文敏 王紅飛 陳 蓓
（廣州興森快捷電路科技有限公司，廣東 廣州 510063）
（深圳市興森快捷電路科技股份有限公司，廣東 深圳 518057）

信號(hào)高頻、高速化發(fā)展對(duì)信號(hào)完整性要求越來越嚴(yán)格，阻抗匹配性成為信號(hào)完整性至關(guān)重要問題。PCB阻抗測(cè)試準(zhǔn)確性受測(cè)試方法、設(shè)備差異等因素影響，因此如何準(zhǔn)確、有效測(cè)試PCB阻抗越來越受到人們的關(guān)注。文章探討了阻抗測(cè)試設(shè)備類型、測(cè)試方式、阻抗線長(zhǎng)、跡線取值區(qū)間對(duì)PCB阻抗測(cè)試結(jié)果的影響，并進(jìn)一步分析了采用不同設(shè)備測(cè)試非常規(guī)阻抗結(jié)果的差異性，給出了不同設(shè)備非常規(guī)阻抗的測(cè)試方法，對(duì)PCB阻抗測(cè)試具有指導(dǎo)意義。

信號(hào)完整性；阻抗；測(cè)試；PCB

1 前言

信號(hào)高頻與高速化發(fā)展對(duì)信號(hào)完整性要求越來越高，阻抗匹配性是影響信號(hào)完整性的一個(gè)重要因素，阻抗匹配性的提高對(duì)阻抗測(cè)試準(zhǔn)確性要求也越來越高。IPC推薦采用時(shí)域反射計(jì)（Time Domain Reflectometry ，簡(jiǎn)稱TDR）測(cè)試PCB阻抗，其測(cè)試原理為：當(dāng)傳輸路徑中發(fā)生阻抗變化, 部分能量會(huì)被反射, 剩余的能量會(huì)繼續(xù)傳輸，注入到媒介的能量、反射回的能量與阻抗的變化有理論上的數(shù)學(xué)關(guān)系。只要知道發(fā)射波的幅度及測(cè)試反射波的幅度，就可以計(jì)算阻抗的變化，同時(shí)只要測(cè)試由發(fā)射到反射波再到達(dá)發(fā)射點(diǎn)的時(shí)間差就可以計(jì)算阻抗變化的位置，如圖1所示。

PCB阻抗測(cè)試根據(jù)設(shè)備類型可分為時(shí)域基、頻域基測(cè)試設(shè)備。時(shí)域基設(shè)備信號(hào)源直接發(fā)射時(shí)域信號(hào)；頻域基設(shè)備（又稱VNA設(shè)備）發(fā)射的頻域信號(hào)經(jīng)傅里葉逆變化后轉(zhuǎn)化為時(shí)域信號(hào)，二者發(fā)射信號(hào)源不同，阻抗測(cè)試結(jié)果也會(huì)有差異。另外，操作人員的測(cè)試方式、阻抗線長(zhǎng)、測(cè)試設(shè)備信號(hào)上升時(shí)間以及阻抗的阻抗設(shè)計(jì)值都會(huì)對(duì)測(cè)試結(jié)果產(chǎn)生影響，因此，本文研究阻抗測(cè)試設(shè)備、阻抗測(cè)試方式、阻抗線長(zhǎng)及跡線取值區(qū)間、設(shè)備上升時(shí)間、非常規(guī)阻抗設(shè)計(jì)等因素對(duì)阻抗測(cè)試結(jié)果的影響，為PCB阻抗測(cè)試提供指導(dǎo)。

圖1 TDR阻抗測(cè)試原理圖

2 試驗(yàn)

2.1 試驗(yàn)材料及儀器

材料：覆銅板、半固化片

儀器：TDR設(shè)備（時(shí)域基、頻域基）

2.2 試驗(yàn)方法

試驗(yàn)設(shè)計(jì)多層PCB板，按照設(shè)計(jì)要求制作不同線長(zhǎng)、不同阻抗值（10Ω～120Ω）的阻抗coupon。

試驗(yàn)流程：開料→烘板→內(nèi)層干膜→內(nèi)層蝕刻→內(nèi)AOI→棕化→層壓→鉆孔→去鉆污→沉銅→板鍍→外層干膜→電鍍→外層蝕刻→外AOI→阻焊→沉金→銑板

3 結(jié)果與討論

3.1 不同測(cè)試設(shè)備測(cè)試結(jié)果差異

對(duì)于不同的阻抗測(cè)試設(shè)備，校準(zhǔn)方式，線纜、探頭等各不相同，因此相同阻抗線使用不同阻抗設(shè)備進(jìn)行測(cè)試時(shí)，測(cè)試結(jié)果會(huì)有差異。表1給出了在不同單端、差分阻抗設(shè)計(jì)值下，分別使用時(shí)域基、頻域基阻抗測(cè)試設(shè)備的測(cè)試結(jié)果。由表看出，分別使用兩種測(cè)試設(shè)備測(cè)試單端及差分阻抗，測(cè)試結(jié)果平均差異分別為0.67Ω、1.18Ω。圖3為兩種設(shè)備測(cè)試偏差統(tǒng)計(jì)圖，由圖看出兩種設(shè)備測(cè)試結(jié)果平均偏差可控制在±2%以內(nèi)。

表1 不同測(cè)試設(shè)備阻抗測(cè)試結(jié)果對(duì)比

3.2 測(cè)試方式對(duì)測(cè)試結(jié)果影響

PCB廠家多采用探頭方式測(cè)試PCB阻抗線阻抗值，采用這種方式測(cè)試PCB外層阻抗時(shí)，阻抗板放置方式會(huì)對(duì)測(cè)試結(jié)果產(chǎn)生影響。試驗(yàn)待測(cè)阻抗條采用A、B、C三種方式放置（如圖4），分別測(cè)試相同外層阻抗線阻抗值，測(cè)試結(jié)果如表2。由表看出，采用A、C兩種方式測(cè)試結(jié)果差異性可控制在0.5Ω內(nèi)，可以忽略；采用B方式測(cè)試結(jié)果明顯低于A、C兩種方式，采用B方式測(cè)試阻抗值與真實(shí)值相差約2Ω，因此阻抗測(cè)試時(shí)待測(cè)阻抗線不可接觸測(cè)試臺(tái)面。

圖2 兩種設(shè)備測(cè)試偏差統(tǒng)計(jì)

表2 三種測(cè)試方式阻抗結(jié)果

3.3 阻抗線長(zhǎng)對(duì)測(cè)試結(jié)果影響

信號(hào)經(jīng)過PCB阻抗線傳播時(shí)，信號(hào)會(huì)發(fā)生衰減，線長(zhǎng)越長(zhǎng)，信號(hào)衰減越嚴(yán)重，TDR曲線會(huì)出現(xiàn)“阻抗上揚(yáng)”現(xiàn)象，導(dǎo)致測(cè)試結(jié)果偏大。圖5為相同阻抗設(shè)計(jì)值、不同線長(zhǎng)時(shí)，阻抗測(cè)試TDR曲線，由圖看出，阻抗線線長(zhǎng)由127 mm增加至431.8 mm，TDR曲線“上揚(yáng)”情況越來越嚴(yán)重，當(dāng)線長(zhǎng)為431.8 mm時(shí)，單端、差分TDR曲線最大值與最小值差異分別為4Ω、10Ω。表3給出了不同線長(zhǎng)阻抗測(cè)試結(jié)果，由表看出，相同阻抗線，線長(zhǎng)越長(zhǎng)，阻抗測(cè)試結(jié)果越大，線長(zhǎng)為127 mm與431.8 mm阻抗測(cè)試結(jié)果相差約3Ω，這對(duì)于高精度阻抗測(cè)試來說是不可接受的?！白杩股蠐P(yáng)”屬于測(cè)試固有現(xiàn)象，不可避免，因此測(cè)試PCB圖形阻抗時(shí)，在滿足測(cè)試設(shè)備能力條件下，盡量選擇長(zhǎng)度較短的阻抗線進(jìn)行測(cè)試。

表3 不同線長(zhǎng)阻抗測(cè)試結(jié)果

3.4 跡線取值區(qū)間對(duì)測(cè)試結(jié)果影響

阻抗跡線取值區(qū)間直接決定測(cè)試結(jié)果準(zhǔn)確性。圖3為L(zhǎng)=152.4 mm單端28Ω阻抗TDR曲線圖。由圖看出，TDR曲線0～50%區(qū)間內(nèi)阻抗波動(dòng)較大，50%～70%區(qū)間內(nèi)曲線較平滑，取值范圍若取25%～85%，測(cè)試結(jié)果并不準(zhǔn)確，取50%～70%區(qū)間，測(cè)試結(jié)果較為準(zhǔn)確。表4為L(zhǎng)=431.8 mm的單端、差分阻抗線不同取值區(qū)間測(cè)量結(jié)果。由表看出，取值區(qū)間在50%～70%測(cè)試結(jié)果相比30%～50%取值區(qū)間結(jié)果要高1Ω～2Ω，而當(dāng)取值區(qū)間范圍在25%～85%時(shí)，其測(cè)量結(jié)果介于30%～50%與50%～70%測(cè)試結(jié)果之間。這是因?yàn)楫?dāng)線長(zhǎng)較長(zhǎng)時(shí)，由于“阻抗上揚(yáng)”現(xiàn)象導(dǎo)致TDR曲線后端阻抗值偏大，當(dāng)取值區(qū)間為50%～70%時(shí)，其測(cè)量結(jié)果要比真實(shí)值大，導(dǎo)致平均值變大。因此當(dāng)阻抗線較短時(shí)，取值區(qū)間建議取50%～70%區(qū)間，當(dāng)線長(zhǎng)較長(zhǎng)時(shí)，取值區(qū)間建議?。?0%～50%）Ω，測(cè)量時(shí)應(yīng)根據(jù)實(shí)際情況靈活選擇測(cè)量區(qū)間。

圖3 L=152.4mm單端28Ω TDR曲線

表4 不同阻抗取值區(qū)間測(cè)試結(jié)果

3.5 設(shè)備上升時(shí)間對(duì)測(cè)試結(jié)果影響

采用TDR設(shè)備測(cè)試傳輸線阻抗時(shí)，當(dāng)傳輸線上出現(xiàn)阻抗不連續(xù)的現(xiàn)象時(shí)，在阻抗變化的地方階躍信號(hào)就會(huì)產(chǎn)生反射的現(xiàn)象。TDR 設(shè)備感知傳輸線阻抗不連續(xù)的分辨率取決于TDR 設(shè)備所發(fā)出的階躍信號(hào)上升時(shí)間的快慢，上升時(shí)間快所獲得的分辨率就高。而TDR 設(shè)備的上升時(shí)間往往和測(cè)試系統(tǒng)的帶寬緊密相關(guān)，帶寬高的測(cè)試系統(tǒng)有更快的上升時(shí)間。圖4給出了不同上升時(shí)間時(shí)，測(cè)試相同阻抗線TDR曲線，由TDR曲線圖看出，當(dāng)上升時(shí)間≤35 ps時(shí)，測(cè)試L=12 mm的阻抗線，TDR曲線可以看到明顯平滑區(qū)域，此區(qū)域阻抗值即為線路區(qū)域阻抗值；當(dāng)上升時(shí)間≥100 ps時(shí)，TDR曲線上看不到平滑區(qū)域，線路區(qū)域阻抗無法測(cè)試。綜合可看出，測(cè)試系統(tǒng)上升時(shí)間直接決定了設(shè)備所能測(cè)試最短阻抗線長(zhǎng)度，表5給出了不同上升時(shí)間測(cè)試系統(tǒng)所能測(cè)試最短阻抗線長(zhǎng)。

圖4 不同上升時(shí)間TDR曲線

表5 系統(tǒng)上升時(shí)間與測(cè)試最短線長(zhǎng)

3.6 非常規(guī)阻抗測(cè)試

使用TDR設(shè)備測(cè)試非常規(guī)阻抗（單端：Z≤40 Ω或Z≥60 Ω，差分：Z≤80ohm或Z≥120 Ω），需要使用與待測(cè)阻抗值接近的空氣線校準(zhǔn)，對(duì)于批量性PCB廠不適合使用這種校準(zhǔn)方式。圖5給出了使用50 Ω空氣線校準(zhǔn)后測(cè)試非常規(guī)阻抗的方法，表6給出了使用公式校準(zhǔn)后理論計(jì)算值與實(shí)測(cè)值差異。由圖及表看出，使用公式校準(zhǔn)測(cè)試非常規(guī)阻抗與實(shí)測(cè)偏差可控制在1 Ω內(nèi)，滿足非常規(guī)阻抗的測(cè)試要求。

圖5 非常規(guī)阻抗公式校準(zhǔn)方法

表6 公式校準(zhǔn)值與真實(shí)值

4 結(jié)論

通過以上研究，可以得出以下結(jié)論：

（1）分別使用時(shí)域基、頻域基測(cè)試設(shè)備測(cè)試單端及差分阻抗，測(cè)試結(jié)果平均差異分別為067Ω、1.18Ω，兩種設(shè)備測(cè)試結(jié)果平均偏差可控制在±2%以內(nèi)。

（2）測(cè)試外層線路阻抗時(shí)，當(dāng)待測(cè)阻抗與測(cè)試臺(tái)面接觸時(shí)，測(cè)試結(jié)果會(huì)偏低約2ohm，阻抗測(cè)試時(shí)阻抗線不可與臺(tái)面相接處。

（3）測(cè)試圖形內(nèi)阻抗線阻抗，阻抗線越長(zhǎng)，“阻抗上揚(yáng)”現(xiàn)象越明顯，在滿足設(shè)備測(cè)試能力條件下，盡量選擇較短阻抗線測(cè)試。

（4）阻抗線較短時(shí)，跡線取值區(qū)間范圍可選50%～70%，線長(zhǎng)較長(zhǎng)時(shí)，跡線取值區(qū)間范圍可選30%～50%。

（5）TDR設(shè)備上升時(shí)間越小，所能測(cè)試阻抗線長(zhǎng)越短。

（6）使用公式校準(zhǔn)方法測(cè)試非常規(guī)阻抗，校準(zhǔn)后測(cè)試值與真實(shí)值差異可控制在1ohm以內(nèi)，滿足測(cè)試要求。

[1] 于爭(zhēng). 信號(hào)完整性揭秘[M]. 北京∶機(jī)械工業(yè)出版社,2013.

[2] Johnson H，Graham M. 高速數(shù)字系統(tǒng)設(shè)計(jì)[M]. 北京∶電子工業(yè)出版社,2004.

[3] IPC-TM-650-2.5.5.7. Characteristic Impedance and Time Delay of Lines on Printed Boards by TDR[S]. 2004∶1-15.

劉文敏，碩士，技術(shù)中心研發(fā)工程師，主要從事PCB信號(hào)完整性研究。

Study on PCB impendence measurement

LIU Wen-min WANG Hong-fei CHEN Bei

With the improvement of signal transmission frequency and speed, the requirement is more and more strict with signal integrity(SI). Meanwhile, impedance matching is becoming issue of crucial importance. The accuracy of PCB impedance measurement is related to measuring method and equipment differentiation , so how to measure PCB impedance accurately and effectively has been widely concerned. The effect of equipment varieties, test styles, impedance line lengths, range of trace on the results of PCB impedance measurement was studied. Simultaneously, the variety of results measured by different equipments for unconventional impedance was also investigated, and the methods of measuring unconventional impedance were also provided which have great significance for directing PCB impedance measurement.

Signal Integrity; Impedance; Measurement; PCB

TN41

A

1009-0096（2015）03-0140-06