基于PCI總線的圖像目標(biāo)模擬器設(shè)計(jì)與實(shí)現(xiàn)

許永輝+孫闖+李世斌

摘 要： 針對(duì)導(dǎo)引頭信息處理機(jī)研制和調(diào)試的迫切需要，設(shè)計(jì)以TMS320DM642數(shù)字信號(hào)處理器（DSP） 為核心處理器，基于高性能PC機(jī)和PCI總線的數(shù)字場(chǎng)景仿真系統(tǒng)。系統(tǒng)既可以輸出由PC機(jī)仿真的數(shù)字場(chǎng)景，也可以輸出由CCD攝像頭采集后經(jīng)過(guò)A/D轉(zhuǎn)換的數(shù)字場(chǎng)景;還可以接收信息處理機(jī)傳來(lái)的目標(biāo)跟蹤結(jié)果，然后在數(shù)字場(chǎng)景中疊加跟蹤框評(píng)估跟蹤效果。重點(diǎn)介紹該系統(tǒng)的工作原理、基本組成與詳細(xì)設(shè)計(jì)。試驗(yàn)結(jié)果表明系統(tǒng)滿(mǎn)足了實(shí)際應(yīng)用的需要。

關(guān)鍵詞： 場(chǎng)景產(chǎn)生器; DM642; PCI; 跟蹤效果評(píng)估

中圖分類(lèi)號(hào)： TN964?34 ? ? ? ? ? ? ? ? ? 文獻(xiàn)標(biāo)識(shí)碼： A ? ? ? ? ? ? ? ? ? ? ? ? ? ?文章編號(hào)： 1004?373X（2014）24?0105?03

Design and implementation of image target simulator based on PCI bus

XU Yong?hui， SUN Chuang， LI Shi?bin

（Automatic Test and Control Institute， Harbin Institute of Technology， Harbin 150001， China）

Abstract：With advances in image?guided weapons， it is quite necessary to develop a real?time digital scene simulator system to manufacture and debug the seeker information processing machine. Digital scene simulator system based on TMS320DM642， PC and PCI bus was designed. The system can output the digital scenes simulated by PC， or output the digital scenes collected by CCD camera and then generated through A/D conversion. It also can receive the tracking result from the information processor， and then superpose the cross cursor on the digital scene to evaluate the tracking effect. The working principle， basic composition and detailed design of the simulator system are introduced in this paper. The implementing methods of the system software and hardware are described in detail. The experimental results indicate that the system can meet the requirements of practical applications.

Keywords： scene generator; DM642; PCI; evaluation of tracking effect

現(xiàn)代光電技術(shù)的迅速發(fā)展，促進(jìn)了精確制導(dǎo)與武器防御系統(tǒng)的日益成熟和完善[1]。圖像制導(dǎo)技術(shù)已經(jīng)成為精確制導(dǎo)研究的主要發(fā)展方向。圖像制導(dǎo)武器的核心部件是導(dǎo)引頭信息處理機(jī)，導(dǎo)引頭信息處理機(jī)算法的好壞直接影響了精確制導(dǎo)武器的精確度。必須擁有測(cè)試和評(píng)估導(dǎo)引頭信息處理機(jī)算法性能的手段。外場(chǎng)試驗(yàn)雖然能夠提供真實(shí)的目標(biāo)與背景環(huán)境，但外場(chǎng)試驗(yàn)首先需要耗費(fèi)大量的人力和時(shí)間，其次不可能對(duì)所有的作戰(zhàn)環(huán)境都進(jìn)行測(cè)試，最后外場(chǎng)試驗(yàn)只能在系統(tǒng)研制完成后才能進(jìn)行。在信息處理機(jī)的研制和調(diào)試階段，只能在實(shí)驗(yàn)室環(huán)境中進(jìn)行仿真和測(cè)試，模擬產(chǎn)生各種真實(shí)作戰(zhàn)場(chǎng)景圖像序列，對(duì)信息處理機(jī)性能進(jìn)行分析測(cè)試。所以，場(chǎng)景仿真設(shè)備的研制具有重大的意義和應(yīng)用前景。

1 ?場(chǎng)景仿真系統(tǒng)總體設(shè)計(jì)方案

1.1 ?場(chǎng)景仿真模式分析

在場(chǎng)景生成領(lǐng)域，一般可將場(chǎng)景生成技術(shù)分為兩類(lèi)：動(dòng)態(tài)模式和電影回放模式[2]。動(dòng)態(tài)模式是指在閉環(huán)系統(tǒng)下，場(chǎng)景產(chǎn)生器根據(jù)探測(cè)器視場(chǎng)的變化，實(shí)時(shí)提供相應(yīng)的場(chǎng)景圖像。因此場(chǎng)景產(chǎn)生器的每一幀圖像景象都要同步地實(shí)時(shí)計(jì)算，以便與探測(cè)系統(tǒng)對(duì)投影圖像的反應(yīng)相一致。在這種模式中，生成每一幀圖像時(shí)的計(jì)算量都很大，要做到實(shí)時(shí)就要求場(chǎng)景產(chǎn)生器的計(jì)算速度相當(dāng)快。目前使用動(dòng)態(tài)模式產(chǎn)生圖像的仿真系統(tǒng)幾乎都由圖形工作站、控制計(jì)算機(jī)、定制的場(chǎng)景產(chǎn)生器、多個(gè)定制的DSP 處理單元，通過(guò)VME 總線連接成網(wǎng)絡(luò)，通過(guò)協(xié)作流水線來(lái)模擬仿真。這些系統(tǒng)仿真精度高、實(shí)時(shí)性強(qiáng)，能夠應(yīng)用于多種實(shí)際作戰(zhàn)場(chǎng)景模擬，當(dāng)然系統(tǒng)的成本也需要數(shù)百萬(wàn)美元以上。電影回放模式是在仿真運(yùn)行前，非實(shí)時(shí)地計(jì)算出一系列二維圖像，然后再以電影回放的方式將這些圖像序列顯示給被測(cè)系統(tǒng)，在這種模式中，被測(cè)系統(tǒng)不能夠與場(chǎng)景產(chǎn)生系統(tǒng)交互，不能像動(dòng)態(tài)模式中那樣隨機(jī)變化，只能按照預(yù)定軌跡動(dòng)態(tài)變化。采用電影回放模式的仿真系統(tǒng)由于使用預(yù)處理的方式非實(shí)時(shí)地提前產(chǎn)生序列圖像，相對(duì)來(lái)說(shuō)，系統(tǒng)計(jì)算量小，系統(tǒng)性能要求不高，成本低。

本設(shè)計(jì)的應(yīng)用背景是為某深空背景目標(biāo)檢測(cè)識(shí)別系統(tǒng)在研制調(diào)試階段做初步的仿真和測(cè)試，考慮到性?xún)r(jià)比和研制時(shí)間因素，此在本系統(tǒng)設(shè)計(jì)時(shí)，主要采用電影回放模式。場(chǎng)景仿真系統(tǒng)根據(jù)成像儀的數(shù)學(xué)模型，利用預(yù)先存儲(chǔ)在計(jì)算機(jī)中的三維目標(biāo)數(shù)據(jù)、背景數(shù)據(jù)以及制定的目標(biāo)運(yùn)動(dòng)軌跡，在PC機(jī)中計(jì)算出圖像序列，由PC機(jī)把計(jì)算好的圖像序列發(fā)給仿真系統(tǒng)，系統(tǒng)把數(shù)字圖像再轉(zhuǎn)發(fā)給信息處理機(jī)。為了比較直觀的顯示跟蹤效果，系統(tǒng)可以接收信息處理機(jī)傳來(lái)的目標(biāo)跟蹤結(jié)果，然后在數(shù)字場(chǎng)景中疊加跟蹤框測(cè)試后在顯示器上輸出。同時(shí)為了系統(tǒng)通用的考慮，設(shè)計(jì)一路模擬圖像輸入通路，可以把攝像頭采集的圖像經(jīng)過(guò)A/D轉(zhuǎn)換的數(shù)字場(chǎng)景，然后發(fā)給信息處理機(jī)。場(chǎng)景仿真系統(tǒng)組成框如圖1所示。

由PC機(jī)仿真的數(shù)字場(chǎng)景，也可以輸出由CCD攝像頭采集后經(jīng)過(guò)A/D轉(zhuǎn)換的數(shù)字場(chǎng)景;還可以接收信息處理機(jī)傳來(lái)的目標(biāo)跟蹤結(jié)果，然后在數(shù)字場(chǎng)景中疊加跟蹤測(cè)試跟蹤效果。

1.2 ?場(chǎng)景產(chǎn)生器總體設(shè)計(jì)方案

數(shù)字場(chǎng)景產(chǎn)生器結(jié)構(gòu)如圖2所示。

場(chǎng)景產(chǎn)生器主要有2種工作模式：場(chǎng)景圖像來(lái)源于PC機(jī)，DSP把PC機(jī)中模擬的圖像序列通過(guò)FPGA輸出給信息處理機(jī)，同時(shí)把圖像輸入給視頻DA，F(xiàn)PGA根據(jù)目標(biāo)位置控制視頻多路開(kāi)關(guān)，把跟蹤框和視頻DA輸出圖像疊加在監(jiān)視器上顯示;場(chǎng)景圖像來(lái)源于CCD攝像頭，CCD圖像經(jīng)過(guò)視頻A/D轉(zhuǎn)換，在FPGA中經(jīng)過(guò)處理傳給信息制導(dǎo)機(jī)，F(xiàn)PGA根據(jù)目標(biāo)跟蹤結(jié)果控制視頻多路開(kāi)關(guān)，把跟蹤框和CCD輸入圖像疊加在監(jiān)視器輸出。仿真器采用DSP+FPGA的結(jié)構(gòu)，選用TI公司的DSP芯片TMS320DM642來(lái)控制視頻DA、完成PCI通信等操作; FPGA選用Xilinx公司的XC2S200，它有20萬(wàn)個(gè)邏輯門(mén)、56kbit的Block RAM和73Kbit的分布式RAM[3]，主要完成模擬圖像采樣、串口通信、跟蹤窗疊加等功能。

2 ?各功能模塊設(shè)計(jì)與實(shí)現(xiàn)

場(chǎng)景產(chǎn)生器主要由CCD攝像頭輸入場(chǎng)景通道、PC機(jī)輸入場(chǎng)景通道、串口輸入通道和視頻疊加輸出通道幾個(gè)部分構(gòu)成。

2.1 ?CCD攝像頭輸入場(chǎng)景通道

使用CCD攝像頭的輸入作為場(chǎng)景發(fā)生器的圖像來(lái)源時(shí)，CCD圖像需要通過(guò)視頻A/D轉(zhuǎn)換，得到數(shù)字圖像序列。視頻A/D選用ADI公司的ADV7189，它集成了一個(gè)視頻解碼器，自動(dòng)檢測(cè)和轉(zhuǎn)換標(biāo)準(zhǔn)模擬基帶電視信號(hào)成符合ITU?RBT.656 的4∶2∶2分量數(shù)字視頻數(shù)據(jù)[4]。

ADV7189輸出時(shí)序如圖3所示，其輸出是YCbCr格式，輸出分辨率720×576。視頻AD的數(shù)字場(chǎng)景需要的是512×512黑白圖像，故需在FPGA中做圖像處理模塊，模塊用LCC1的2分頻LCC2采集分量其中的亮度Y信息，并生成行、場(chǎng)有效信號(hào)，取出整幀圖像的中央部分，即每行720個(gè)像素中取出第105～616個(gè)，從每場(chǎng)的288行中取第17～272行，視頻圖像裁減過(guò)程如圖4所示。

FPGA對(duì)這些圖像進(jìn)行處理后變成512×512的黑白圖像，F(xiàn)PGA需要把接收的圖像數(shù)據(jù)通過(guò)LVDS發(fā)送給信息處理機(jī)，由于接收和發(fā)送的頻率不一致，并且需要對(duì)數(shù)據(jù)的讀/寫(xiě)同時(shí)進(jìn)行，所以系統(tǒng)采用雙口RAM緩沖數(shù)據(jù)。雙口RAM雖然有兩套地址總線，兩套數(shù)據(jù)總線，兩套控制總線，可以同時(shí)讀/寫(xiě)，但是卻不能同時(shí)訪問(wèn)同一個(gè)地址。為此，設(shè)計(jì)中采用乒乓方式存取數(shù)據(jù)以避免沖突，即將雙口RAM至少分成兩個(gè)空間，讀取雙口RAM一個(gè)空間的數(shù)據(jù)時(shí)，接收的圖像數(shù)據(jù)寫(xiě)另一個(gè)空間。針對(duì)本系統(tǒng)，需要開(kāi)64行的空間，前32行進(jìn)行讀操作或?qū)懖僮鲿r(shí)，后32行則進(jìn)行寫(xiě)操作或讀操作。

2.2 PC機(jī)輸入場(chǎng)景通道

使用PC機(jī)模擬的深空背景中的運(yùn)動(dòng)目標(biāo)圖像時(shí)，DSP通過(guò)PCI總線得到PC機(jī)中的圖像序列，并將圖像暫存在SDRAM中。DSP通過(guò)EMIF把SDRAM中圖像數(shù)據(jù)寫(xiě)到FPGA內(nèi)部的雙口RAM，輸出給信息處理機(jī)。同時(shí)圖像傳給視頻DA，用來(lái)和跟蹤結(jié)果疊加，顯示跟蹤效果。PC輸入仿真框圖如圖5所示。

TI公司的TMS320DM642是這部分的核心，DM642的I2C串行總線可以完成對(duì)視頻編解碼器的控制，DM642內(nèi)部集成的PCI接口可以實(shí)現(xiàn)與PC主機(jī)的互連;其主頻最高可達(dá)720 MHz，特別地，它擁有可獨(dú)立配置的視頻端口，可以實(shí)現(xiàn)與一般視頻編/解碼器的無(wú)縫連接，并且視頻信號(hào)可以采用EDMA方式快捷地在存儲(chǔ)器與視頻端口之間傳輸[5]。PCI接口采用查詢(xún)方式的從模式寫(xiě)，即PC機(jī)通過(guò)查詢(xún)DSP設(shè)置的“發(fā)送圖像數(shù)據(jù)開(kāi)始”標(biāo)志， 把圖像數(shù)據(jù)寫(xiě)到DSP的SDRAM存儲(chǔ)空間，在這種方式中，作為從設(shè)備的DSP不需要承擔(dān)數(shù)據(jù)傳輸工作，只需要控制何時(shí)發(fā)起數(shù)據(jù)傳輸。PC機(jī)向DSP傳輸圖像數(shù)據(jù)是按照一幀一幀來(lái)傳遞的，因此需要中斷信號(hào)來(lái)通知DSP一幀和一場(chǎng)的開(kāi)始，同時(shí)DSP也需要向PC機(jī)發(fā)出請(qǐng)求告之DSP已經(jīng)準(zhǔn)備好從PC機(jī)接收?qǐng)D像數(shù)據(jù)，可以進(jìn)行圖像數(shù)據(jù)的搬移。ADV7179將數(shù)字圖像進(jìn)行D/A變換并重新編碼為復(fù)合全視頻信號(hào)輸出，它接口簡(jiǎn)單，需要通過(guò)I2C總線對(duì)其進(jìn)行配置[6]。DM642內(nèi)嵌的I2C模塊可以把ADV7179配置成PAL制式的輸出。DM642具有3個(gè)可獨(dú)立配置的視頻口，非常適合于圖像處理系統(tǒng)方面的應(yīng)用。系統(tǒng)設(shè)計(jì)中，將Video2配置為圖像數(shù)據(jù)輸出端，顯示模式為8位的BT.656，控制信號(hào)VCTL0輸出行消隱，VCTL1輸出場(chǎng)消隱，VCTL2輸出奇偶場(chǎng)信號(hào)，每幀圖像大小為864×625，顯示的有效圖像分辨率為512×512。

2.3 視頻疊加輸出部分設(shè)計(jì)

信息處理機(jī)的主要任務(wù)是目標(biāo)檢測(cè)識(shí)別和跟蹤。場(chǎng)景產(chǎn)生器將跟蹤信息疊加在原圖像上顯示出來(lái)，能夠直觀地驗(yàn)證信息處理機(jī)是否正常穩(wěn)定地工作，方便系統(tǒng)調(diào)試。視頻疊加輸出部分如圖6所示，場(chǎng)景產(chǎn)生器通過(guò)串口接收目標(biāo)位置，根據(jù)此坐標(biāo)值控制視頻多路開(kāi)關(guān)MAX441，把跟蹤框和原圖像疊加。疊加跟蹤框就是以目標(biāo)為中心畫(huà)一個(gè)空心的十字架，然后在監(jiān)視器上顯示跟蹤結(jié)果。

異步串口傳統(tǒng)上采用專(zhuān)用的集成電路實(shí)現(xiàn)，為使設(shè)計(jì)緊湊，以FPGA硬件實(shí)現(xiàn)串行通信。數(shù)據(jù)接收部分如圖7所示。接收時(shí)鐘模塊產(chǎn)生數(shù)據(jù)接收時(shí)鐘，移位寄存器完成串并轉(zhuǎn)換，保持寄存器用來(lái)暫存接收的數(shù)據(jù)，控制模塊用來(lái)控制串口的整個(gè)時(shí)序。

在系統(tǒng)中，疊加顯示功能由FPGA控制MAX441來(lái)實(shí)現(xiàn)。異步串口模塊收到目標(biāo)坐標(biāo)點(diǎn)（X，Y）后，在疊加控制模塊中通過(guò)比較器與像素計(jì)數(shù)COUNT_PIXEL和行計(jì)數(shù)COUNT_H進(jìn)行比較，得出多路開(kāi)關(guān)的控制信號(hào)，當(dāng)滿(mǎn)足下列條件中任何一條時(shí)，F(xiàn)PGA都控制MAX441輸出白電平：

1.Y?8< COUNT_H

2.Y+2< COUNT_H

3.X?13< COUNT_PIXEL

4.X+2< COUNT_PIXEL

由于輸出是PAL制式，每場(chǎng)輸出的白電平長(zhǎng)度橫向是10個(gè)像素，縱向是5個(gè)像素，這樣當(dāng)完整的一幀圖像在監(jiān)視器上顯示，就可以得到如圖8所示的效果。

3 ?結(jié) ?語(yǔ)

通過(guò)對(duì)場(chǎng)景產(chǎn)生器的需求分析，確定了以DM642為核心，基于高性能PC機(jī)和PCI 總線的數(shù)字場(chǎng)景仿真系統(tǒng)。系統(tǒng)既可以輸出由PC機(jī)仿真的數(shù)字場(chǎng)景，也可以輸出由CCD攝像頭采集后經(jīng)過(guò)A/D轉(zhuǎn)換的數(shù)字場(chǎng)景;還可以接收信息處理機(jī)傳來(lái)的目標(biāo)跟蹤結(jié)果，然后在數(shù)字場(chǎng)景中疊加跟蹤框評(píng)估跟蹤效果。

該系統(tǒng)具有圖像輸出幀頻高、參數(shù)修改方便、圖像輸出格式靈活和圖像內(nèi)容可控、成本低等優(yōu)點(diǎn)，已經(jīng)被應(yīng)用于多個(gè)目標(biāo)檢測(cè)識(shí)別系統(tǒng)的設(shè)計(jì)和性能測(cè)試，滿(mǎn)足了實(shí)際應(yīng)用的需要。

參考文獻(xiàn)

[1] 周立偉，劉玉巖.目標(biāo)探測(cè)與識(shí)別[M].北京：北京理工大學(xué)出版社，2002.

[2] 張志勇，盧煥章，郭天天，等.實(shí)時(shí)數(shù)字場(chǎng)景仿真系統(tǒng)研究與實(shí)現(xiàn)[J].國(guó)防科技大學(xué)學(xué)報(bào)，2005，27（4）：48?52.

[3] Xilinx Corporation. Spartan?II 2.5V FPGA family： complete data sheet [R]. USA： Xilinx Corporation， 2004.

[4] Analog Device Corporation. Chip scale PAL/NTSC video encoder with advanced power management ADV7174/ADV7179 [R]. [S.l.]： Analog Device Corporation， 2004.

[5] Texas Instruments. TMS320DM642 video/imaging fixed?point digital signal processor [R]. USA： Texas Instruments， 2002.

[6] Analog Device Corporation. Multiformat SDTV video decoder ADV71879 [R]. [S.l.]： Analog Device Corporation， 2004.