一種高性能誤差放大器的設計

姚進+陳鵬

摘 要：給出了一種運用于高壓DC-DC BUCK轉換器的新型高性能誤差放大器的設計方案。其核心模塊采用差分運算跨導（OTA）三級放大結構來實現高增益，低時延等性能，同時采用0.6 μm BCD HSPICE模型進行了仿真。結果表明：不同條件下的共模抑制比（CMRR）、電源抑制比（PSRR）分別在120 dB和70 dB左右，瞬態(tài)上升和下降時延均在百納秒級，且變化范圍很小。

關鍵詞：誤差放大器；CMRR；PSRR；BCD

中圖分類號：TH702 文獻識別碼：A文章編號：2095-1302（2014）07-0045-03

0引言

DC-DC轉換器的其體積小、轉換效率高、外圍電路簡單、噪聲低等優(yōu)點，被廣泛地應用于諸如通信以及便攜式等設備的電源供給系統(tǒng)中。

本論文結合高壓轉換器的性能要求及BCD的工藝特點，采用改進的差分運算跨導結構、共射增益級和其它輔助電路，設計了一款具有高共模抑制比（CMRR）、高電源抑制比（PSRR）、低時延的誤差放大器，同時對其性能進行了分析和驗證。仿真結果表明：本文所設計的電路能滿足指標要求，并顯著地提高了誤差放大器的精度和性能。

1電流模式BUCK轉換器

圖1所示的是一種電流控制模式BUCK轉換器的簡化模塊圖。通?？蓪⑥D換器分為功率輸出電路和反饋控制回路[1]。其中，誤差放大器是轉換器電壓反饋控制電路的關鍵模塊之一。它可以通過放大轉換器輸出端分壓得到的帶有輸出信號Vout變化信息的反饋信號FB與基準電壓Vref的差值，來改變轉換器PWM（Pulse Width Modulation）信號的占空比，以控制開關管M的導通時間，進而調整輸出電壓。當輸出信號Vout低于正常值時，反饋信號VFB小于基準電壓Vref，誤差放大器輸出增大，PWM信號占空比也相應地加大，開關管的導通時間增大，使輸出信號增大；反之，當輸出信號Vout超出正常值時，開關管導通時間減小，使輸出電壓降低。所以誤差放大器的性能直接決定著轉換器控制電路的性能，進一步也控制著整個轉換器的穩(wěn)定性、輸出電壓的紋波大小和帶寬[2-4]。

2電路設計

本設計的誤差放大器整體電路如圖2所示，該電路可以分為偏置轉換和核心電路兩個模塊。

圖1DC-DC BUCK 轉換器的簡化模塊圖

2.1偏置轉換模塊的設計

偏置轉換電路的主要功能是將輸入到誤差放大器模塊的偏置電壓VBIAS轉換為偏置電壓VBIAS1和VBIAS2。

M4與偏置電路中提供偏置電流的管子構成電流鏡結構。加偏置電壓VBIAS后，M4中有鏡像電流流向地，同時M3管的柵極電壓降低，M2鏡像M1中電流，從而M3管導通。M5管為二極管連接方式，導通并工作在飽和區(qū)。調整M3、M5的寬長比可以得到所需的偏置電壓VBIAS1和VBIAS2。

圖2整體電路圖

2.2誤差放大器核心電路模塊的設計與性能分析[5]

它的功能是將反饋信號FB與基準電壓Vref的差值放大，并輸出到下一級調控PWM輸出脈沖信號的占空比。

2.2.1核心電路設計

誤差放大器的核心電路由以下四級組成：

（1）輸入級

反饋信號電壓VFB與基準電壓Vref分別通過QP1、QP2組成的單位電壓增益電平平移電路輸入到QN1、QN2的基極。從大信號角度看， VbQN1、 VbQN2均分別比VFB和Vref高Veb（一般為0.7V左右），進入差分放大級的共模輸入范圍，這也同時增大了VFB幅度變化范圍。

（2）差分放大級

差分放大級為對稱結構，QN1，QN2為共射差分輸入對。QP3，QP4為有源負載，R1與R2阻值相同保證流過QN1，QN2的靜態(tài)電流相同。M8為電流源。

（3）增益級

由于前兩級的增益較低，所以采用由QP5，QP6分別構成的共射放大電路作為專門的增益級，同時也實現了雙端輸入單端輸出。QN3，QN4作為增益級的有源負載。M8，R3，QP7構成限幅電路，通過選取電阻R3的阻值，QP7將QP5與QN4的集電極輸出端電位限制在設計的范圍內。COMP外接RC電路實現零點補償，使其交流小信號電壓增益的相位裕度滿足設計要求。

（4）輸出級

QN5和R4構成了共集電極輸出級。利用低輸出電阻特性，更好地將比較器的電壓信號輸出，驅動下一級負載。

2.2.2誤差放大電路的CMRR及PSRR分析

假定誤差放大電路對稱結構中的三極管采用相同的工藝，并完全匹配。

（1） CMRR分析

CMRR是衡量差分放大器對同時加到其兩個輸入端的共模信號的抑制能力。是誤差放大器的重要性能指標之一。

對電路進行小信號模型分析，可分別得到其差模電壓增益為：

（1）

其中，gm=qIC/kT為電流放大系數；r0=1/ηgm（η=kT/qVA，VA為厄爾利電壓）；rπ=β/gm（β為電流放大系數）。

這樣，其共模電壓增益為：

（2）

其中，R=r0∥rπ∥R1； R'=（rπ+R2）∥r0。

而，CMRR=｜Adm/Acm｜這樣，將式（1）、（2）代入并化簡，可得到比較器的共模電壓抑制比為：

（3）

從式（3）可以看出，增大R1的值可以增大CMRR。

（2） PSRR分析

電源的紋波可能在放大器的輸出端引入很大的噪聲，成為影響誤差放大器性能的主要因素。PSRR是衡量模擬系統(tǒng)抗電源紋波能力的一個非常重要的指標。因此，在電路設計過程中，必須著重考慮比較器的PSRR性能。

按照文獻[5]介紹的方法，將比較器的輸入ERR_TH和FB均接小信號地，只考慮電源VCC_A的等效紋波電源Vcc，然后進行小信號模型分析，可得到電源抑制比為：

整理上式得：

（4）

從（4）式可以知，增大R4的阻值或者減小MOS管M6、M7的寬長比可以增大PSRR。故在設計電路時，在不影響其它性能的前提下，可以通過選取適當阻值的R4或者調整M6、M7的寬長比來提高比較器的PSRR。

3仿真結果及分析[6]

電路設計采用0.6 μm BCD工藝，仿真條件為25 ℃并采用全典型模型，在HSPICE軟件環(huán)境下進行了仿真。

圖3給出了未加補償和加補償后的增益和相位仿真曲線以及加補償后的相位裕度曲線。未加補償時，相位裕度幾乎為零，由電路理論可知系統(tǒng)會自激振蕩，不穩(wěn)定。故在COMP接RC補償電路進行零點補償，使得相位裕度達到要求。仿真數據表明在很大的頻率范圍內增益大于60 dB，已達到運用的要求。加補償后的相位裕度在電源電壓為2.7 V、3.6 V、5.5 V時，其最低值為99.2°，均可滿足設計性能要求。

圖3AC增益仿真及補償后相位裕度曲線

圖4給出了電源電壓分別取2.7 V、3.6 V、5.5 V時的CMRR（共模抑制比）仿真曲線。仿真數據表明，三種條件下的CMRR都在120 dB左右，均可滿足設計的指標要求。

圖4CMRR仿真曲線

由表1可見，三種條件下的瞬態(tài)上升和下降時延均為百納秒級，故可實現設計的快速響應。PSRR（電源抑制比）在三種條件下，其PSRR的最小值在電源電壓為2.7 V，頻率為10kHz時，可在57.21 dB時達到設計性能要求。

表125 ℃下瞬態(tài)時延以及PSRR仿真數據

上升時延（s） 下降時延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數據可以知道，本論文設計的誤差放大器幾項主要指標均達到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達到了設計的要求。

4結語

本文設計了一款新型高性能誤差放大器。偏置轉換模塊實現了將一個偏置電壓轉換為兩個不同的偏置電壓。其核心電路模塊主要由雙極型三極管構成的差分運算跨導（OTA）等三級放大結構組成，利用雙極型三極管高速的特點，降低了響應時間[7]，并采用外接RC補償電路，達到相位裕度要求。經0.6μm BCD工藝條件下的仿真表明各項諸如CMRR、PSRR等主要指標均達到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標，完全滿足高壓DC-DC BUCK轉換器性能要求。

參 考 文 獻

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30

表125 ℃下瞬態(tài)時延以及PSRR仿真數據

上升時延（s） 下降時延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數據可以知道，本論文設計的誤差放大器幾項主要指標均達到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達到了設計的要求。

4結語

本文設計了一款新型高性能誤差放大器。偏置轉換模塊實現了將一個偏置電壓轉換為兩個不同的偏置電壓。其核心電路模塊主要由雙極型三極管構成的差分運算跨導（OTA）等三級放大結構組成，利用雙極型三極管高速的特點，降低了響應時間[7]，并采用外接RC補償電路，達到相位裕度要求。經0.6μm BCD工藝條件下的仿真表明各項諸如CMRR、PSRR等主要指標均達到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標，完全滿足高壓DC-DC BUCK轉換器性能要求。

參 考 文 獻

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30

表125 ℃下瞬態(tài)時延以及PSRR仿真數據

上升時延（s） 下降時延（s） PSRR（dB）（f=1 kHz） PSRR（dB）（f=10 kHz）

2.7 V 3.155e-07 3.269e-07 57.234 3 57.212 1

3.6 V 3.447e-07 3.482e-07 67.903 0 67.802 2

5.5 V 4.126e-07 3.931e-07 69.044 5 68.970 1

從仿真得到的數據可以知道，本論文設計的誤差放大器幾項主要指標均達到了常用的誤差放大器的要求，CMRR和PSRR，以及瞬態(tài)上升和下降時延在電源電壓不同的條件下都較普通的誤差放大器優(yōu)異，達到了設計的要求。

4結語

本文設計了一款新型高性能誤差放大器。偏置轉換模塊實現了將一個偏置電壓轉換為兩個不同的偏置電壓。其核心電路模塊主要由雙極型三極管構成的差分運算跨導（OTA）等三級放大結構組成，利用雙極型三極管高速的特點，降低了響應時間[7]，并采用外接RC補償電路，達到相位裕度要求。經0.6μm BCD工藝條件下的仿真表明各項諸如CMRR、PSRR等主要指標均達到或者優(yōu)于傳統(tǒng)的誤差放大器性能指標，完全滿足高壓DC-DC BUCK轉換器性能要求。

參 考 文 獻

[1] Pressman A.I.； Switching Power Supply Design [M]； Second Edition. New York； McGraw-Hill；1998：9－24，143－146.

[2] Jeongjin Roh； High-performance error amplifier for fast transient DC-DC converters； Circuits and Systems II： Express Briefs[J]. IEEE Transactions on， Volume 52，? Issue 9，? Sept. 2005 Page（s）：591 – 595.

[3] L. Dixon.Closing the Feedback Loop[A]. Unitrode Power Supply Design Seminar （Unitrode publication SEM-300）， Topic 2.

[4] R. D. Middlebrook. Topics in Multiple-Loop Regulators and Current Mode Programming[A].IEEE Power Electronics Specialists Conference， 1985 Record.

[5] Gray P.R， Hurst P.J， Meyer R.G； Analysis and design of analog integrated circuits[M].Forth Edition. New York； Wiley &Sons， Inc， 2001：224－230，287－230，410－412.

[6] Allen P.E， Hollberg D.R； CMOS analog circuit design [M]； Second Edition. New York； Oxford University Press ， 2001：310－323.

[7] Pritchard， N.B； New technology enables a breakthrough in DC/DC converter design； Power electronics and variable-speed drives[A]. Third International conference on13-15 Jul 1988 Page（s）：62 – 66.

————————————————

收稿日期：2014-05-30