E1通信芯片的FPGA設(shè)計(jì)

張海

摘要本設(shè)計(jì)是采用FPGA來(lái)實(shí)現(xiàn)E1通信協(xié)議，主要實(shí)現(xiàn)的功能有支持E1單幀和復(fù)幀方式、CRC4校驗(yàn)、可選時(shí)隙、多種告警管理、CAS復(fù)幀的傳輸、多種環(huán)回測(cè)試功能、Sa比特處理器及支持接收通路時(shí)鐘的提取與鎖定；滿足E1輸出接口時(shí)序的抖動(dòng)特性。利用FPGA的硬件可定制性特點(diǎn)可以對(duì)E1協(xié)議的各個(gè)部分做特殊處理來(lái)滿足不同的需求，外部只需增加簡(jiǎn)單的電平轉(zhuǎn)換電路即可實(shí)現(xiàn)整個(gè)E1通信系統(tǒng)，這使得比傳統(tǒng)的E1通信系統(tǒng)（專用芯片方案）有更強(qiáng)的競(jìng)爭(zhēng)優(yōu)勢(shì)。

關(guān)鍵詞E1；PCM；DLL；FPGA

中圖分類號(hào)：TN915 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671-7597（2014）11-0031-02

隨著現(xiàn)代通信技術(shù)的發(fā)展，基礎(chǔ)傳輸接入通信對(duì)通信的高質(zhì)量、低成本、可定制、高集成及在線升級(jí)的需求變得越來(lái)越強(qiáng)烈。在PDH通信中，E1通信在我國(guó)的傳輸接入領(lǐng)域處于絕對(duì)統(tǒng)治地位。大量且廣泛的使用使得E1的通信應(yīng)用往往是采用集成芯片的方案實(shí)現(xiàn)，對(duì)于簡(jiǎn)單的只有E1通信的系統(tǒng)來(lái)說(shuō)，這樣的方案是比較可行的，但是這也存在一定的問(wèn)題，那就是無(wú)法完成低成本、高集成及在線升級(jí)。當(dāng)E1通信是處在一個(gè)有FPGA的大系統(tǒng)中的子系統(tǒng)時(shí)，采用FPGA實(shí)現(xiàn)E1通信就有比較大的優(yōu)勢(shì)了，首先他可以利用大系統(tǒng)中的FPGA器件，不需要額外的器件成本；減小PCB板面積；其次他可以實(shí)現(xiàn)一些特殊的功能：比如復(fù)用64k系統(tǒng)的路數(shù)、多路E1的集成、環(huán)回測(cè)試的方式等；還可以快速移植，縮短開(kāi)發(fā)周期，提高系統(tǒng)穩(wěn)定性。

1E1通信系統(tǒng)架構(gòu)

中國(guó)和歐洲采用PDH的一次群E1通信協(xié)議，該通信協(xié)議開(kāi)始主要是為電話網(wǎng)服務(wù)，因此他的很多特點(diǎn)都有電話通信的特征。后來(lái)由于該協(xié)議接口的規(guī)范性，逐漸應(yīng)用到越來(lái)越多的場(chǎng)合。

1.1 E1協(xié)議基礎(chǔ)

E1又稱為PDH一次群，是32個(gè)64kbit/s通過(guò)時(shí)分復(fù)用的方式得到的一次群，即將32個(gè)時(shí)隙的數(shù)據(jù)組成1個(gè)E1幀結(jié)構(gòu)，線路速率為2.048Mbit/s。

E1幀結(jié)構(gòu)如表1所示。

表1E1幀結(jié)構(gòu)

TS0 TS1 TS2 ... TS16 TS17 ... TS31

表2TS0幀格式

Bit 1 2 3 4 5 6 7 8

復(fù)

幀 子

復(fù)

幀

Ⅰ C1 0 0 1 1 0 1 1

0 1 A1 SA4 SA5 SA6 SA7 SA8

C2 0 0 1 1 0 1 1

0 1 A1 SA4 SA5 SA6 SA7 SA8

C3 0 0 1 1 0 1 1

1 1 A1 SA4 SA5 SA6 SA7 SA8

C4 0 0 1 1 0 1 1

0 1 A1 SA4 SA5 SA6 SA7 SA8

子

復(fù)

幀

Ⅱ C1 0 0 1 1 0 1 1

1 1 A1 SA4 SA5 SA6 SA7 SA8

C2 0 0 1 1 0 1 1

1 1 A1 SA4 SA5 SA6 SA7 SA8

C3 0 0 1 1 0 1 1

E 1 A1 SA4 SA5 SA6 SA7 SA8

C4 0 0 1 1 0 1 1

E 1 A1 SA4 SA5 SA6 SA7 SA8

當(dāng)E1幀結(jié)構(gòu)采用PCM31/PCM31C時(shí)，TS16作為普通的數(shù)據(jù)時(shí)隙，當(dāng)采用PCM30/PCM30C時(shí)，TS16作為CAS信令時(shí)隙。在所有的幀結(jié)構(gòu)中TS0都是作為幀同步定位時(shí)隙。

TS0在基本幀中采用奇偶幀相區(qū)別，在復(fù)幀中采用16幀相區(qū)別（2個(gè)子復(fù)幀），TS0幀格式如表2。

TS16在CAS復(fù)幀中的幀結(jié)構(gòu)由16個(gè)E1基本幀組成，如表3所示。

表3TS16幀結(jié)構(gòu)

Bit 1 2 3 4 5 6 7 8

0幀 0 0 0 0 1* A2 1* 1*

1～15幀 A B C D A B C D

1.2 FPGA的E1通信架構(gòu)

E1通信的FPGA架構(gòu)由HDB3編解碼模塊、E1的收發(fā)模塊、控制告警模塊、SA處理模塊、鎖相環(huán)時(shí)鐘處理模塊等構(gòu)成，架構(gòu)如圖1所示。

圖1FPGA的E1通信架構(gòu)

2E1通信系統(tǒng)實(shí)現(xiàn)

2.1 線路時(shí)鐘提取與鎖定

在E1通信中提取出線路上的時(shí)鐘的好壞關(guān)乎整個(gè)E1通信設(shè)計(jì)質(zhì)量的高低。本設(shè)計(jì)采用HDB3信號(hào)的跳變沿來(lái)觸發(fā)高頻時(shí)鐘信號(hào)計(jì)數(shù)器復(fù)位的方式來(lái)得到初步的線路時(shí)鐘，然后將該時(shí)鐘通過(guò)DLL來(lái)平滑高倍時(shí)鐘顆粒帶來(lái)的時(shí)鐘抖動(dòng)得到滿足E1接口抖動(dòng)的高穩(wěn)定時(shí)鐘。

設(shè)計(jì)實(shí)現(xiàn)框圖如圖2所示。

圖2接收線路時(shí)鐘處理

接收E1數(shù)據(jù)時(shí)，前期的數(shù)據(jù)時(shí)鐘恢復(fù)會(huì)直接影響到后面的接收數(shù)據(jù)的同步檢測(cè)。通常將恢復(fù)出來(lái)的時(shí)鐘對(duì)數(shù)據(jù)經(jīng)行二次采樣整形，達(dá)到最可靠的數(shù)據(jù)恢復(fù)。

2.2 CRC4設(shè)計(jì)

E1復(fù)幀中的TS0有2組CRC4（C1～C4）校驗(yàn)位，CRC4采用的多項(xiàng)式是G（X）=X4+X+1，在發(fā)送CRC4的計(jì)算中的關(guān)鍵是在計(jì)算上一個(gè)子復(fù)幀CRC4時(shí)，將CRC4的位置當(dāng)作0處理，然后將計(jì)算的上一個(gè)子復(fù)幀的CRC4放到當(dāng)前子復(fù)幀的CRC4位置上。

發(fā)送CRC4的設(shè)計(jì)實(shí)現(xiàn)框圖如圖3所示。

圖3 發(fā)送CRC4實(shí)現(xiàn)框圖

2.3 SA比特?cái)?shù)據(jù)處理

Sa4～Sa8比特?cái)?shù)據(jù)有兩種方式的應(yīng)用，一種是寄存器方式的應(yīng)用，另一種是數(shù)據(jù)透?jìng)鞣绞降膽?yīng)用。在寄存器方式中最快可以在2 ms內(nèi)更新5個(gè)8bit的數(shù)據(jù)寄存器，這些寄存器可以設(shè)備間的讀寫(xiě)控制或信令的傳遞。當(dāng)每次有數(shù)據(jù)更新或可以寫(xiě)入時(shí)有相應(yīng)的指示信號(hào)輸出。當(dāng)采用數(shù)據(jù)透?jìng)鞯姆绞綍r(shí)可以有4k、8k、12k、16k、20kbit/s這5種數(shù)據(jù)速率的選擇，該通道可以作為低速數(shù)據(jù)通道使用。在兩種方式都不使用時(shí)，發(fā)送部分將發(fā)送全1，接收部分將忽略該比特位。

2.4 E1接收同步設(shè)計(jì)

E1的幀同步有2種，一種時(shí)基本幀同步，另一種是復(fù)幀同步。復(fù)幀同步是在基本幀同步的狀態(tài)下才會(huì)被檢測(cè)。基本幀同步的條件之一是偶數(shù)幀TS0出現(xiàn)幀同步碼：bit2-8=0011011，奇數(shù)幀TS0出現(xiàn)同步確認(rèn)碼：bit2=1。復(fù)幀同步的同步碼是001011，它是由在奇數(shù)幀的TS0時(shí)隙的bit1組成的。

本設(shè)計(jì)中幀同步的檢測(cè)采用狀態(tài)機(jī)實(shí)現(xiàn)，總有4種幀狀態(tài)：幀失步（LOF_SYNC）、幀準(zhǔn)預(yù)同步（PRE_SYNC）、幀同步（FRM_SYNC）、幀預(yù)失步（PRE_LOF）。

圖4幀同步轉(zhuǎn)移圖

2.5 TS16時(shí)隙處理

當(dāng)TS16做隨路信令時(shí)采用的是表3幀格式，即第0幀是CAS的幀頭，第1到第15幀是隨路信令。在發(fā)送模塊中會(huì)將第0幀的bit1-4固定為0000作為CAS的幀頭bit6作為對(duì)告，告訴對(duì)端本端接收的CAS信號(hào)異常。幀0的TS16的其他bit作預(yù)留固定為1。第1幀的TS16被分成2個(gè)4bit，bit1-4作為TS1的隨路信令，bit5-8作為TS17的隨路信令，那么在設(shè)計(jì)時(shí)隨路信令的速率為2kbit/s。

2.6 告警管理

E1通信的告警有AIS，LOS，LOF，CRC-ERR，MF-LOF、RA等告警。RA告警是遠(yuǎn)端有收到A1位置的告警，當(dāng)本端接收到除RA外有其余告警時(shí)，會(huì)將發(fā)送幀中的A1比特位置1。對(duì)應(yīng)的CAS的A2也是做類似的處理。

根據(jù)E1幀的8000 kHz幀頻計(jì)算，產(chǎn)生一個(gè)告警到告警消失只需要1 ms左右的時(shí)間，如CRC-ERR等。告警的上報(bào)通常采用2種方式：中斷主動(dòng)上報(bào)方式和被動(dòng)查詢方式。中斷主動(dòng)上報(bào)告警的方式實(shí)時(shí)性好，但容易打斷網(wǎng)管系統(tǒng)；被動(dòng)查詢告警的方式實(shí)時(shí)性差，但對(duì)網(wǎng)管系統(tǒng)沖擊小。本設(shè)計(jì)采用的是被動(dòng)查詢告警的方式。由于1 ms這么短的時(shí)間人眼是無(wú)法捕捉的，通常將產(chǎn)生的告警狀態(tài)延長(zhǎng)持續(xù)一段時(shí)間0.2 s作為當(dāng)前告警狀態(tài)，然后將延長(zhǎng)的這段時(shí)間做告警計(jì)數(shù)或性能統(tǒng)計(jì)，將這些告警狀態(tài)和歷史統(tǒng)計(jì)提供給控制模塊，最終轉(zhuǎn)交給網(wǎng)管接口，只要網(wǎng)管0.2 s內(nèi)刷新告警狀態(tài)就可以做到準(zhǔn)實(shí)時(shí)，如果做不到0.2 s內(nèi)刷新也可以通過(guò)查詢歷史告警的方式查詢到前一次查詢到本次查詢這段時(shí)間內(nèi)的告警。

2.7 控制接口設(shè)計(jì)

控制接口主要是提供上級(jí)網(wǎng)管系統(tǒng)和芯片內(nèi)部參數(shù)設(shè)置與查詢、告警查詢之間的橋梁。

參數(shù)設(shè)置包含E1基本幀和復(fù)幀的選擇、CRC4校驗(yàn)選擇、CAS復(fù)幀選擇、SA比特處理方式選擇、發(fā)送接口時(shí)鐘選擇、數(shù)據(jù)通道時(shí)隙選擇等。

告警查詢包含當(dāng)前告警、歷史告警和告警性能統(tǒng)計(jì)。

2.8 測(cè)試接口設(shè)計(jì)

測(cè)試接口設(shè)計(jì)包含環(huán)回接口設(shè)計(jì)和內(nèi)置誤碼儀設(shè)計(jì)。提供3種環(huán)回方式，HDB3解碼前雙向環(huán)回、HDB3解碼后雙向環(huán)回、E1幀解幀后雙向環(huán)回。雙向環(huán)回是指對(duì)外線路側(cè)環(huán)回，對(duì)內(nèi)數(shù)據(jù)側(cè)環(huán)回。

內(nèi)置誤碼儀采用國(guó)際通用的PRBS15碼型設(shè)計(jì)，多項(xiàng)式為G（X）=X15+X14+1，內(nèi)置誤碼儀放在E1成幀的輸入端與有效數(shù)據(jù)進(jìn)行二選一送入到發(fā)送鏈路中。參數(shù)的選擇與正常數(shù)據(jù)一樣。

3E1通信系統(tǒng)應(yīng)用與測(cè)試

本設(shè)計(jì)使用模塊化封裝后在兩個(gè)項(xiàng)目中得到了驗(yàn)證，所有測(cè)試項(xiàng)功能和技術(shù)指標(biāo)都滿足要求。第一個(gè)項(xiàng)目是通信傳輸項(xiàng)目，設(shè)計(jì)采用16個(gè)E1的方式做數(shù)據(jù)的時(shí)隙交叉連接。測(cè)試誤碼性能是采用串接16路E1通道時(shí)鐘拉偏±50ppm測(cè)試24小時(shí)沒(méi)有出現(xiàn)誤碼現(xiàn)象，測(cè)試通過(guò)都同測(cè)試模板和滿足G.703的碼型要求。第二個(gè)項(xiàng)目是基站的E1接口通信，該項(xiàng)目主要驗(yàn)證了在外部強(qiáng)干擾下E1通信的穩(wěn)定性，經(jīng)過(guò)實(shí)際的業(yè)務(wù)測(cè)試，E1通信接口是穩(wěn)定可靠的。

4結(jié)束語(yǔ)

E1通信芯片的FPGA實(shí)現(xiàn)是順應(yīng)通信技術(shù)的發(fā)展和市場(chǎng)的需求而發(fā)展起來(lái)的。本文的設(shè)計(jì)通過(guò)市場(chǎng)的檢驗(yàn)滿足了當(dāng)前對(duì)通信設(shè)備的高質(zhì)量、低成本、可定制、高集成及在線升級(jí)的需求。

參考文獻(xiàn)

[1]ITU-T G.703 Physical/electrical characteristics of hierarchical digital interfaces.

[2]ITU-T G.704 Synchronous frame structures used at 1544，6312，2048，8448 and 44736 kbit/s hierarchicallevels.

[3]樊昌信.通信原理（第六版）[M].國(guó)防工業(yè)出版社.

endprint