基于FPGA的頭盔顯示器的視頻驅動電路設計

陳文明　劉波　章小兵　崔杉　朱標　丁慧林

摘 要： 在此介紹一種高性能的LCD型頭盔顯示器的視頻驅動電路設計。實現(xiàn)了高分辨率DVI視頻信號的解碼、視頻圖像處理、LCD驅動等功能。采用FPGA作為硬件平臺，對視頻信號進行處理、對比度/亮度調節(jié)、圖像掃描方向控制、LCD驅動時序生成以及MINI?LVDS接口實現(xiàn)等。采用專用芯片產(chǎn)生LCD需要的gamma電壓值，實現(xiàn)了0.96英寸的液晶屏的驅動。具有顯示分辨率高（1 400×1 050）、參數(shù)可調節(jié)、接口簡單、功耗低等特點。最后通過實物測試，驗證了該電路功能。

關鍵字： LCD； 頭盔顯示器； MINI?LVDS接口； FPGA

中圖分類號： TN964?34 文獻標識碼： A 文章編號： 1004?373X（2014）10?0113?03

Abstract： The video driver circuit design of a high?performance LCD head mounted display （HMD） is introduced in this paper. The high?resolution DVI video signal decoding， video image processing and LCD drive functions were achieved by the circuit. FPGA is taken as the hardware platform for video image processing， contrast/brightness adjustment， image scanning direction control， LCD drive time?sequence generation and MINI?LVDS interface realization and so on. An ASIC is adopted to produce Gamma voltage LCD needs to drive 0.96?inch LCD screen. It has the characteristics of high?resolution display （1 400×1 050）， parameter adjustability， simple interface， low?power consumption， etc. The reliability of the circuit functions were verified by physical testing.

Keywords： LCD； head mounted display； MINI?LVDS interface； FPGA

0 引 言

頭盔顯示器（Helmet Mounted Display，HMD），是一種包含微型圖像源（Image Source）及相應光學系統(tǒng)的頭戴顯示裝置。HMD具有質量輕、體積小、功耗低等特點，在航空、醫(yī)療、娛樂等領域有著廣泛的應用[1]。LCD型HMD集成了視頻驅動系統(tǒng)、液晶顯示屏、光學子系統(tǒng)等[2]。視頻驅動系統(tǒng)包括視頻轉換、顯示輔助控制與LCD驅動，完成的是一個電光轉換的過程，它將外部輸入的視頻信號進行轉換處理，顯示在LCD上；同時對顯示對比度、掃描方向等調整和控制。

1 電路總體設計

本文介紹的HMD采用DVI接口傳輸視頻信號，視頻分辨率為1 400×1 050。顯示介質采用一款單色0.96英寸LCD顯示屏，MINI?LVDS接口方式。 此HMD視頻驅動電路功能框圖如圖1所示。

該電路主要包括電源模塊、RS 422通信模塊、DVI解碼模塊、主控制模塊（FPGA）、幀存取模塊（SRAM）、LCD灰度電壓成模塊、晶振等部分。

2 硬件電路設計

該電路中主要功能電路的設計如下：

（1） DVI解碼電路

DVI解碼部分主要完成將輸入的分辨率為1 400×1 050的TDMS視頻信號轉換為數(shù)字RGB信號，同時產(chǎn)生相應的行、場同步信號和像素時鐘頻率信號。本電路采用型號為TFP401A?EP的DVI解碼芯片，它是TI 公司Panel Bus平板顯示產(chǎn)品系列中的一種TDMS 信號接收芯片。TFP401A?EP可以把來自TMDS發(fā)射端的RX（2：0）+/-和RXC+/-四路TMDS差分信號，轉化為RGB格式輸出[3]。

此芯片有單像素模式和奇偶雙像素模式。為了降低系統(tǒng)時鐘處理速度，采用奇偶雙像素模式。將QE[0：23]，QO[0：23]，ODCK，DEN，HSYN，VSYN和同步檢測SCDT信號到FPGA進行處理。

（2） 視頻幀緩存電路

視頻緩沖存儲器用IIS信號為IS61WV102416BLL?10MI的SRAM，它的容量為1M×16 b。由于驅動的是單色的LCD，主要存儲綠色通道的視頻數(shù)據(jù)。

存儲一幀數(shù)據(jù)要1 400×1 050×8 b的存儲空間，采用IS61WV102416BLL?10MI能夠存儲一幀數(shù)據(jù)。在系統(tǒng)中用兩組SRAM存儲器，共兩片SRAM芯片，讓兩組SRAM交替使用，進行乒乓操作，使得每一場都能從某一SRAM中讀取數(shù)據(jù)，同時另外一組用來存儲下一幀視頻教據(jù)。

（3） 灰度電壓生成電路

灰度電壓生成電路需要生成18組（Vref0～Vref17）電壓，用于產(chǎn)生正極性和負極性的12 b灰度電壓（4 096×2=8 192），用于液晶屏作D/A轉換的模擬參考電壓[4]。外部18個基準電壓確定了灰度電壓曲線的基本形狀，該曲線的形狀由液晶的V?T特性所決定，電壓分布呈非線性。該曲線通過可編程gamma電壓生成芯片BUF20800實現(xiàn)。

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過I2C接口配置相應的寄存器得到，如圖2所示。

3 FPGA設計

本系統(tǒng)設計采用了美國XILINX公司的型號為XC6SLX16?2CSG324I的工業(yè)級現(xiàn)場可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對其他模塊的控制和參數(shù)調節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機實現(xiàn)，其狀態(tài)轉化如圖4所示。

通過接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對RS 422，SPI，I2C通信模塊進行控制，實現(xiàn)命令和參數(shù)的接收，完成相關功能的調節(jié)；對參數(shù)調節(jié)模塊的參數(shù)進行調整，實現(xiàn)對比度調節(jié)、gamma校正、圖像掃描點的轉化等功能。

（2） LCD驅動時序生成模塊。為了將數(shù)據(jù)正確寫入到LCD像素點位置，需要配合時序控制信號。在時序控制線信號控制下，保證圖像的正常顯示。需要給液晶屏提供的信號為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號在輸入的HSYN（行同步），VSYN（場同步），DEN（數(shù)據(jù)使能）信號的控制下生成。以行、場信號的下降沿觸發(fā)行計數(shù)器和場計數(shù)器，根據(jù)液晶屏的驅動時序特性，在相應的點生成正脈沖或者負脈沖，實現(xiàn)LCD驅動信號的生成。在代碼設計的是，驅動信號的上升沿和下降沿的位置可以用generic語句生成，方便調試時改變方便。這6組信號的FPGA仿真見圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號傳輸過程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅動提供很高的帶寬，這尤其適合用于TFT LCD列驅動器。使用Spartan?6的SelectIO I/O資源，能夠實現(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅動器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標準[5]。此款液晶屏采用13對MINI?LVDS信號進行時鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對，時鐘1對。時鐘在上升沿和下降沿對數(shù)據(jù)進行采樣，一個時鐘周期能傳輸2個像素，實現(xiàn)像素的奇?zhèn)鬏?。整個MINI?LVDS傳輸模塊使用了1個DCM，1個ODDR2，1個BUFPLL，12個OSERDES2和13個OBUFDS。MINI?LVDS模塊RTL級結構如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無此要求，可以鎖定在任何BANK。本設計對13對MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時鐘作為系統(tǒng)時鐘，對內部邏輯采用統(tǒng)一的時鐘驅動，外部輸入的視頻信號和FPGA內部邏輯屬于異步時鐘域，在采樣的時候，需要采用FIFO進行同步化處理；顯示效果調節(jié)模塊主要完成對比度調整、gamma校正功能，通過接收外部輸入的對比度、gamma調節(jié)參數(shù)，對輸入的視頻信號灰度進行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進行掃描方式的轉換，通過改變讀操作時緩存的數(shù)據(jù)的地址，達到圖像翻轉、鏡像、旋轉等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實現(xiàn)驅動電路和上位機之間的通訊，實現(xiàn)對電路參數(shù)和顯示效果的動態(tài)配置；SPI接口實現(xiàn)對LCD屏的工作寄存器的配置，使其達到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅動板見圖7（a），其圖像顯示效果如圖7（b）所示。

4 結 語

此款HMD視頻驅動板，能實現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過RS 422對比度/亮度調節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進行視頻圖像處理、外圍電路的控制、LCD驅動時序生成以及MINI?LVDS接口實現(xiàn)等。這種架構能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個產(chǎn)品的生產(chǎn)成本。

參考文獻

[1] 周雅.增強現(xiàn)實（AR）系統(tǒng)三維注冊技術的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學，2000.

[2] 繆淵.頭盔顯示器的應用及技術設計參量簡析[J].光電技術，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應用研究[J].現(xiàn)代電子技術，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測數(shù)字示波器設計研究[J].現(xiàn)代電子技術，2013，36（23）：122?124.

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過I2C接口配置相應的寄存器得到，如圖2所示。

3 FPGA設計

本系統(tǒng)設計采用了美國XILINX公司的型號為XC6SLX16?2CSG324I的工業(yè)級現(xiàn)場可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對其他模塊的控制和參數(shù)調節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機實現(xiàn)，其狀態(tài)轉化如圖4所示。

通過接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對RS 422，SPI，I2C通信模塊進行控制，實現(xiàn)命令和參數(shù)的接收，完成相關功能的調節(jié)；對參數(shù)調節(jié)模塊的參數(shù)進行調整，實現(xiàn)對比度調節(jié)、gamma校正、圖像掃描點的轉化等功能。

（2） LCD驅動時序生成模塊。為了將數(shù)據(jù)正確寫入到LCD像素點位置，需要配合時序控制信號。在時序控制線信號控制下，保證圖像的正常顯示。需要給液晶屏提供的信號為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號在輸入的HSYN（行同步），VSYN（場同步），DEN（數(shù)據(jù)使能）信號的控制下生成。以行、場信號的下降沿觸發(fā)行計數(shù)器和場計數(shù)器，根據(jù)液晶屏的驅動時序特性，在相應的點生成正脈沖或者負脈沖，實現(xiàn)LCD驅動信號的生成。在代碼設計的是，驅動信號的上升沿和下降沿的位置可以用generic語句生成，方便調試時改變方便。這6組信號的FPGA仿真見圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號傳輸過程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅動提供很高的帶寬，這尤其適合用于TFT LCD列驅動器。使用Spartan?6的SelectIO I/O資源，能夠實現(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅動器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標準[5]。此款液晶屏采用13對MINI?LVDS信號進行時鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對，時鐘1對。時鐘在上升沿和下降沿對數(shù)據(jù)進行采樣，一個時鐘周期能傳輸2個像素，實現(xiàn)像素的奇?zhèn)鬏敗Ｕ麄€MINI?LVDS傳輸模塊使用了1個DCM，1個ODDR2，1個BUFPLL，12個OSERDES2和13個OBUFDS。MINI?LVDS模塊RTL級結構如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無此要求，可以鎖定在任何BANK。本設計對13對MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時鐘作為系統(tǒng)時鐘，對內部邏輯采用統(tǒng)一的時鐘驅動，外部輸入的視頻信號和FPGA內部邏輯屬于異步時鐘域，在采樣的時候，需要采用FIFO進行同步化處理；顯示效果調節(jié)模塊主要完成對比度調整、gamma校正功能，通過接收外部輸入的對比度、gamma調節(jié)參數(shù)，對輸入的視頻信號灰度進行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進行掃描方式的轉換，通過改變讀操作時緩存的數(shù)據(jù)的地址，達到圖像翻轉、鏡像、旋轉等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實現(xiàn)驅動電路和上位機之間的通訊，實現(xiàn)對電路參數(shù)和顯示效果的動態(tài)配置；SPI接口實現(xiàn)對LCD屏的工作寄存器的配置，使其達到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅動板見圖7（a），其圖像顯示效果如圖7（b）所示。

4 結 語

此款HMD視頻驅動板，能實現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過RS 422對比度/亮度調節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進行視頻圖像處理、外圍電路的控制、LCD驅動時序生成以及MINI?LVDS接口實現(xiàn)等。這種架構能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個產(chǎn)品的生產(chǎn)成本。

參考文獻

[1] 周雅.增強現(xiàn)實（AR）系統(tǒng)三維注冊技術的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學，2000.

[2] 繆淵.頭盔顯示器的應用及技術設計參量簡析[J].光電技術，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應用研究[J].現(xiàn)代電子技術，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測數(shù)字示波器設計研究[J].現(xiàn)代電子技術，2013，36（23）：122?124.

此芯片能產(chǎn)生18路電壓，輸出的電壓值通過I2C接口配置相應的寄存器得到，如圖2所示。

3 FPGA設計

本系統(tǒng)設計采用了美國XILINX公司的型號為XC6SLX16?2CSG324I的工業(yè)級現(xiàn)場可編程邏輯陣列（FPGA）芯片。該芯片是XILINX公司的Spartan??6系列的芯片，帶有MINI?LVDS接口，處理速度快，能夠滿足系統(tǒng)的使用要求。

（1） 主控制模塊。主控制模塊是FPGA的核心控制部分，它接收RS 422模塊的命令和數(shù)據(jù)，完成對其他模塊的控制和參數(shù)調節(jié)以及其他模塊工作狀態(tài)和參數(shù)的反饋等功能。邏輯采用狀態(tài)機實現(xiàn)，其狀態(tài)轉化如圖4所示。

通過接收到的不同的命令（單字節(jié)和雙字節(jié)），根據(jù)裝停留對RS 422，SPI，I2C通信模塊進行控制，實現(xiàn)命令和參數(shù)的接收，完成相關功能的調節(jié)；對參數(shù)調節(jié)模塊的參數(shù)進行調整，實現(xiàn)對比度調節(jié)、gamma校正、圖像掃描點的轉化等功能。

（2） LCD驅動時序生成模塊。為了將數(shù)據(jù)正確寫入到LCD像素點位置，需要配合時序控制信號。在時序控制線信號控制下，保證圖像的正常顯示。需要給液晶屏提供的信號為：ENBY1，ENBY2，F(xiàn)RP，MSEL，DY，DX。這6組信號在輸入的HSYN（行同步），VSYN（場同步），DEN（數(shù)據(jù)使能）信號的控制下生成。以行、場信號的下降沿觸發(fā)行計數(shù)器和場計數(shù)器，根據(jù)液晶屏的驅動時序特性，在相應的點生成正脈沖或者負脈沖，實現(xiàn)LCD驅動信號的生成。在代碼設計的是，驅動信號的上升沿和下降沿的位置可以用generic語句生成，方便調試時改變方便。這6組信號的FPGA仿真見圖5。

（3） MINI?LVDS接口模塊。Mini?LVDS是一種高速串行接口，采用了雙邊的數(shù)據(jù)傳輸，數(shù)據(jù)傳輸率是普通 LVDS 的2倍。它在信號傳輸過程中產(chǎn)生很低的電磁干擾（EMS），能為顯示驅動提供很高的帶寬，這尤其適合用于TFT LCD列驅動器。使用Spartan?6的SelectIO I/O資源，能夠實現(xiàn)MINILVDS數(shù)據(jù)傳輸。Spartan?6 FPGA有高性能的可配置SelectIO驅動器與接收器，支持單端的LVCMOS，LVTTL，HSTL，SSTL，PCI和差分的LVDS，MINILVDS，TMDS等I/O標準[5]。此款液晶屏采用13對MINI?LVDS信號進行時鐘和數(shù)據(jù)的傳輸，其中數(shù)據(jù)12對，時鐘1對。時鐘在上升沿和下降沿對數(shù)據(jù)進行采樣，一個時鐘周期能傳輸2個像素，實現(xiàn)像素的奇?zhèn)鬏?。整個MINI?LVDS傳輸模塊使用了1個DCM，1個ODDR2，1個BUFPLL，12個OSERDES2和13個OBUFDS。MINI?LVDS模塊RTL級結構如圖6所示。由于在Spartan?6系列FPGA中MINI?LVDS輸出接口只能鎖定在BANK0或者BANK2上，而MINI?LVDS輸入無此要求，可以鎖定在任何BANK。本設計對13對MINI?LVDS輸出鎖定在BANK2上。

（4） 其他功能模塊。除了以上功能模塊外，F(xiàn)PGA其他部分的功能為：視頻圖像處理功能主要包括視頻采樣、中值濾波等功能模塊。由于系統(tǒng)采用由DCM產(chǎn)生的時鐘作為系統(tǒng)時鐘，對內部邏輯采用統(tǒng)一的時鐘驅動，外部輸入的視頻信號和FPGA內部邏輯屬于異步時鐘域，在采樣的時候，需要采用FIFO進行同步化處理；顯示效果調節(jié)模塊主要完成對比度調整、gamma校正功能，通過接收外部輸入的對比度、gamma調節(jié)參數(shù)，對輸入的視頻信號灰度進行處理輸出，得到理想的顯示效果；SRAM操作模塊主要是進行掃描方式的轉換，通過改變讀操作時緩存的數(shù)據(jù)的地址，達到圖像翻轉、鏡像、旋轉等操作，具體的掃描方式由外部命令控制；RS 422接口模塊實現(xiàn)驅動電路和上位機之間的通訊，實現(xiàn)對電路參數(shù)和顯示效果的動態(tài)配置；SPI接口實現(xiàn)對LCD屏的工作寄存器的配置，使其達到最佳工作狀態(tài)；I2C通信接口用于配置gamma芯片，產(chǎn)生需要的灰度電壓值。

HMD視頻驅動板見圖7（a），其圖像顯示效果如圖7（b）所示。

4 結 語

此款HMD視頻驅動板，能實現(xiàn)1 400×1 050分辨率的DVI視頻圖像在0.96寸單色液晶屏上正常顯示，并能通過RS 422對比度/亮度調節(jié)、圖像掃描方向控制等功能。FPGA作為主控制器，進行視頻圖像處理、外圍電路的控制、LCD驅動時序生成以及MINI?LVDS接口實現(xiàn)等。這種架構能提高系統(tǒng)的集成度，減小PCB板的面積和功耗。由于將專用LCD接口芯片集成到FPGA中也節(jié)省了整個產(chǎn)品的生產(chǎn)成本。

參考文獻

[1] 周雅.增強現(xiàn)實（AR）系統(tǒng)三維注冊技術的研究及其頭盔顯示器系統(tǒng)研制[D].北京：北京理工大學，2000.

[2] 繆淵.頭盔顯示器的應用及技術設計參量簡析[J].光電技術，2002，43（2）：40?45.

[3] Texas Instruments. TFP401A data sheet [DB/OL]. [2010?12?22].http：//focus.ti.com/lit/ds/symlink/tfp?401A.

[4] ROBERTS A. Measurement of display transfer characteristic （Gamma， γ） [J]. EBU Technical Review， 1993， 257： 32?40.

[5] Xilinx. Spartan?6 FPGA selectio resources user guide [R]. USA： Xilinx， 2010.

[6] 武玉華，梁晨，李莉，等.SDRAM在頭盔顯示器系統(tǒng)中的應用研究[J].現(xiàn)代電子技術，2008，31（13）：182?184.

[7] 周宦銀，房宗良，曹劍鋒，等.基于雙口RAM核監(jiān)測數(shù)字示波器設計研究[J].現(xiàn)代電子技術，2013，36（23）：122?124.