基于FPGA的TDM over IP的設(shè)計(jì)

陰亞芳, 劉傳明, 張 斌

(西安郵電大學(xué) 電子工程學(xué)院， 陜西 西安 710121)

基于FPGA的TDM over IP的設(shè)計(jì)

陰亞芳, 劉傳明, 張 斌

(西安郵電大學(xué) 電子工程學(xué)院， 陜西 西安 710121)

設(shè)計(jì)一種TDM over IP的技術(shù)系統(tǒng)。該系統(tǒng)用FPGA將E1數(shù)據(jù)包通過串并轉(zhuǎn)換到千兆以太網(wǎng)數(shù)據(jù)包，經(jīng)IP網(wǎng)傳輸?shù)浇K端設(shè)備，再通過并串轉(zhuǎn)換將以太網(wǎng)數(shù)據(jù)包轉(zhuǎn)換成E1數(shù)據(jù)包完成傳輸。經(jīng)過軟件和硬件測試驗(yàn)證了此系統(tǒng)在千兆以太網(wǎng)上傳輸?shù)目尚行?，系統(tǒng)沒有出現(xiàn)誤碼，固有輸出抖動(dòng)是0.55UI，最大峰值抖動(dòng)指標(biāo)均滿足ITU-G.823標(biāo)準(zhǔn)要求。

時(shí)分復(fù)用模式；E1；千兆以太網(wǎng)；TDM over IP

IP網(wǎng)絡(luò)在許多領(lǐng)域都有著廣泛的應(yīng)用，如IP網(wǎng)絡(luò)電話就是當(dāng)前一個(gè)比較成功的典型應(yīng)用[1]。它的主要特點(diǎn)是成本低、操作靈活、資源共享等[2-3]。目前來看，IP網(wǎng)絡(luò)將取代上一代基礎(chǔ)網(wǎng)絡(luò)架構(gòu)，由傳統(tǒng)的時(shí)分復(fù)用(Time Division Multiplexing， TDM)設(shè)備向高性能分組主干網(wǎng)轉(zhuǎn)移已經(jīng)成為一種發(fā)展趨勢。目前研究的熱點(diǎn)和關(guān)鍵難題是怎么樣通過IP網(wǎng)絡(luò)高效地傳輸TDM業(yè)務(wù)[4]。以色列的RAD數(shù)據(jù)通訊公司率先提出TDM over IP技術(shù)[5]的概念，TDM over IP技術(shù)能在IP網(wǎng)絡(luò)中傳輸傳統(tǒng)的TDM語音和數(shù)據(jù)業(yè)務(wù)，很大程度地發(fā)揮IP網(wǎng)絡(luò)的優(yōu)勢，同時(shí)給使用者提供了一種由傳統(tǒng)電信網(wǎng)絡(luò)向未來的全I(xiàn)P網(wǎng)絡(luò)過渡的設(shè)計(jì)方案[6]。

目前已經(jīng)出現(xiàn)了基于FPGA的10/100M以太網(wǎng)的TDM over IP實(shí)現(xiàn)系統(tǒng)[7]，但是其帶寬比較低,而且傳輸速率比較慢。本文擬運(yùn)用該技術(shù)，來實(shí)現(xiàn)千兆以太網(wǎng)傳輸TDM數(shù)據(jù)。

1 TDM over IP概述

1.1 工作原理

TDM over IP的工作原理[8]如圖1所示。將E1數(shù)據(jù)流打包成為TDM的數(shù)據(jù)幀，然后在TDM數(shù)據(jù)幀前插入IP幀頭，封裝成IP數(shù)據(jù)幀。將IP數(shù)據(jù)幀通過IP網(wǎng)絡(luò)快速運(yùn)送到對端設(shè)備，在對端重新生成工作時(shí)鐘，再將IP數(shù)據(jù)幀中的IP幀頭去掉，把剩余的數(shù)據(jù)幀解幀成E1數(shù)據(jù)流發(fā)送出去。因?yàn)镋1數(shù)據(jù)流在IP網(wǎng)絡(luò)中的傳輸是透明的，所以它能與傳統(tǒng)的電信網(wǎng)絡(luò)很好的兼容，所有傳統(tǒng)的業(yè)務(wù)，例如數(shù)據(jù)、協(xié)議等都能夠不作改變地使用此技術(shù)，而且終端設(shè)備也不用改動(dòng)。

圖1 TDM over IP原理

1.2 TDM over IP報(bào)文

數(shù)據(jù)在包交換的IP網(wǎng)絡(luò)上傳輸時(shí)，TDM over IP芯片將TDM數(shù)據(jù)封裝為以太報(bào)文，報(bào)文的格式如圖2所示。

以太報(bào)文的幀頭共有6種，分別為互聯(lián)網(wǎng)協(xié)議第四版(Internet Protocol version 4，IPv4)、互聯(lián)網(wǎng)協(xié)議第六版(Internet Protocol version 6，IPv6)、用戶數(shù)據(jù)報(bào)協(xié)議(User Datagram Protocol，UDP)、第二層隧道協(xié)議第三版(Layer Two Tunneling Protocol - Version 3，L2TPv3)、城域以太網(wǎng)(Managed Extensibility Framework，MEF)、多協(xié)議標(biāo)簽交換(Multi-Protocol Label Switching，MPLS)。

在代碼實(shí)現(xiàn)時(shí)，這6種格式先添加在一個(gè)只讀存儲器(Read-Only Memory，ROM)中，當(dāng)需要添加幀頭時(shí)，微控制單元(Micro Control Unit，MCU)會調(diào)用ROM中的幀頭。

6種幀格式的參數(shù)值可以參考IEEE802.3[9]及相關(guān)協(xié)議規(guī)定。

圖2 TDM over IP封裝以太報(bào)文

2 FPGA設(shè)計(jì)實(shí)現(xiàn)

TDM over IP的設(shè)計(jì)是要在FPGA開發(fā)板內(nèi)部將E1數(shù)據(jù)流打包成Ether數(shù)據(jù)包，通過千兆以太網(wǎng)發(fā)送到目的端，再在目的端選出Ether數(shù)據(jù)包，恢復(fù)成E1數(shù)據(jù)流。為了實(shí)現(xiàn)Ether數(shù)據(jù)和E1數(shù)據(jù)在傳輸速率及結(jié)構(gòu)上的匹配，設(shè)計(jì)時(shí)參考了IEEE802.3、ITU-TG.823[10]等協(xié)議標(biāo)準(zhǔn)。主要分為兩部分，分別是E1數(shù)據(jù)轉(zhuǎn)換成Ether數(shù)據(jù)(發(fā)送)和Ether數(shù)據(jù)轉(zhuǎn)換成E1數(shù)據(jù)(接收)。

2.1 E1數(shù)據(jù)轉(zhuǎn)換成Ether數(shù)據(jù)

E1數(shù)據(jù)到Ether數(shù)據(jù)的轉(zhuǎn)換主要有4個(gè)部分：E1接收模塊、E1接收FIFO、Ether打包發(fā)送模塊以及幀頭ROM。E1到Ether轉(zhuǎn)換的難點(diǎn)是在E1接口、千兆媒體獨(dú)立接口(Gigabit Medium Independent Interface，GMII)和緩存間的數(shù)據(jù)交換。由于以太網(wǎng)接口的時(shí)鐘為125M，而E1接口的工作時(shí)鐘為2.048M，各個(gè)模塊間的數(shù)據(jù)交換為異步過程，為保證數(shù)據(jù)交換的準(zhǔn)確性，需要用異步FIFO來實(shí)現(xiàn)。FIFO的大小為二幀(512 Bytes)，先從E1接口接收數(shù)據(jù)，存入異步FIFO中，當(dāng)檢測到存入異步FIFO的數(shù)據(jù)大于一幀時(shí)，產(chǎn)生中斷信號，通知Ether打包發(fā)送模塊準(zhǔn)備，將從異步FIFO中讀到的E1數(shù)據(jù)打包成幀發(fā)至GMII接口。實(shí)現(xiàn)原理如圖3所示。

圖3 E1到Ether實(shí)現(xiàn)框圖

2.2 Ether數(shù)據(jù)轉(zhuǎn)換成E1數(shù)據(jù)

Ether數(shù)據(jù)到E1數(shù)據(jù)的轉(zhuǎn)換主要有4個(gè)部分：Ether接收模塊、Ether字節(jié)處理模塊、E1時(shí)鐘處理模塊以及E1數(shù)據(jù)發(fā)送模塊。Ether數(shù)據(jù)到E1數(shù)據(jù)轉(zhuǎn)換的難點(diǎn)主要集中在E1時(shí)鐘的恢復(fù)和GMII接口到E1接口的數(shù)據(jù)轉(zhuǎn)換。E1時(shí)鐘的恢復(fù)解決方案有兩種。一種方案是在TDM over IP設(shè)備外添加一個(gè)精確的時(shí)鐘源，作為參考時(shí)鐘；另一種方案是接收端重新生成本地時(shí)鐘。由于第一種方案增加了成本，而且存在時(shí)鐘源的穩(wěn)定性等問題，因此選擇第二種方案。第二種方案通過比較FIFO接收和發(fā)送出去幀的數(shù)目以及測量FIFO的深度來計(jì)算發(fā)送端和接收端的時(shí)鐘偏差，然后調(diào)整接收端的時(shí)鐘，這樣通過不斷比較就能夠?qū)崿F(xiàn)接收端時(shí)鐘的動(dòng)態(tài)跟蹤及校準(zhǔn)[11-13]。由于GMII接口的時(shí)鐘是125M，而E1接口時(shí)鐘2.048M，時(shí)鐘不同步，因此GMII接口到E1接口數(shù)據(jù)轉(zhuǎn)換需要通過異步的FIFO來實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換，F(xiàn)IFO的大小為二幀(512 Bytes)，在轉(zhuǎn)換前先將Ether數(shù)據(jù)的幀頭去掉，剩下的凈負(fù)荷進(jìn)行數(shù)據(jù)轉(zhuǎn)換，當(dāng)檢測到一幀完成時(shí)，Ether接口再向FIFO中發(fā)送一幀數(shù)據(jù)，依此類推完成數(shù)據(jù)的轉(zhuǎn)換。實(shí)現(xiàn)原理如圖4所示。

圖4 Ether到E1實(shí)現(xiàn)框圖

FPGA硬件實(shí)現(xiàn)電路主要采用的是一片XILINX的FPGA芯片，外加靜態(tài)隨機(jī)存取存儲器(Static Random Access Memory，SRAM)、以太網(wǎng)交換芯片、MCU等芯片，具體硬件實(shí)現(xiàn)如圖5所示。

圖5 TDM over IP硬件架構(gòu)

3 仿真驗(yàn)證

3.1 軟件仿真驗(yàn)證

通過Modelsim仿真軟件對代碼進(jìn)行仿真，在仿真的過程中Ether端進(jìn)行環(huán)回連接，輸入的是E1數(shù)據(jù)和時(shí)鐘，輸出也是E1數(shù)據(jù)和時(shí)鐘，然后進(jìn)行比較。仿真波形如圖6所示。仿真時(shí)間是8ms，rx_clk_2m和e1_data是E1端發(fā)送的數(shù)據(jù)，clk_2m和tx_e1是接收端接收到的E1數(shù)據(jù)，paral_in經(jīng)過并串轉(zhuǎn)換后為E1提供輸入數(shù)據(jù)，paral_out是E1輸出數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換的值，對paral_in和paral_out波形的比較后，能夠完成正常通信。

圖6 Modelsim仿真波形

3.2 硬件驗(yàn)證

在FPGA內(nèi)部Ether端口環(huán)回連接，然后將FPGA開發(fā)板與HP37717A分析儀[14]連接，硬件驗(yàn)證模塊如圖7所示，HP37717A分析儀先輸出E1的時(shí)鐘和數(shù)據(jù)，然后再分析環(huán)回接收到的E1數(shù)據(jù)和時(shí)鐘。

圖7 TDM over IP設(shè)備驗(yàn)證模塊

E1支路的最大峰值抖動(dòng)測試結(jié)果如圖8所示，實(shí)線是設(shè)備的抖動(dòng)測試結(jié)果，虛線是標(biāo)準(zhǔn)的抖動(dòng)指標(biāo)，在虛線之上的結(jié)果滿足ITU-G.823要求。另外，測試結(jié)果表明，系統(tǒng)沒有出現(xiàn)誤碼，固有輸出抖動(dòng)為0.55UI，最大峰值抖動(dòng)等指標(biāo)均滿足ITU-G.823要求。

圖8 TDM over IP設(shè)備抖動(dòng)測試結(jié)果

4 結(jié)束語

設(shè)計(jì)一種基于FPGA的千兆以太網(wǎng)傳輸?shù)腡DM over IP系統(tǒng)，實(shí)現(xiàn)了TDM數(shù)據(jù)在IP網(wǎng)絡(luò)的快速傳輸，完成了TDM業(yè)務(wù)與IP網(wǎng)絡(luò)的兼容和優(yōu)化，而且經(jīng)測試E1接口的抖動(dòng)滿足ITU-G.823標(biāo)準(zhǔn)的要求。

[1] 馬嚴(yán).基于IP網(wǎng)絡(luò)的多媒體通信[J].西安郵電學(xué)院學(xué)報(bào)，2005，10(1)：38-43.

[2] 馮景超，師亞莉.移動(dòng)IP網(wǎng)絡(luò)的視頻通信[J].西安郵電學(xué)院學(xué)報(bào)，2005，10(3)：39 - 42.

[3] 杜能功.Asterisk和IAX協(xié)議部署VOIP網(wǎng)絡(luò)[J].西安郵電學(xué)院學(xué)報(bào)，2006，11(3)：34-37.

[4] Graham C. Transferring TDM to IP technology[J]. Electronic Product Design，2003,24(8)：41-43.

[5] 劉加杰，楚紀(jì)正，王琦.TDM over IP的發(fā)展趨勢及其應(yīng)用[J].光網(wǎng)絡(luò)，2009(9)：9-12.

[6] Parikh K， Kim J. TDM services over IP networks[C]// Military Communication Conference.US: Institute of Electrical and Electronics Engineers Inc, 2007:1-10.

[7] 景英娟，范紅，董育寧.TDM over IP關(guān)鍵技術(shù)研究[J].江蘇通信技術(shù)，2005，21(1)：22-25.

[8] 陳偉平.基于FPGA的TDMoIP方案設(shè)計(jì)與實(shí)現(xiàn)[J].江西通信科技，2007(4)：9-12.

[9] IEEE Std 802.3，1998 Edition，LAN MAN Standards Committee of the IEEE Computer Society[S].USA：IEEE Standards Department ，1998.

[10] ITU-T.G.823,The control of jitter and wander within digital networks which are based on the 2048 Kbit/s hierarchy[S].CH:CCITT，2005.

[11] 寧連悅.基于FPGA的Ethernet over E1接口芯片的設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2006：5-42.

[12] 曾宇輝.TDM over IP系統(tǒng)框架與實(shí)現(xiàn)方案研究[D].武漢：華中科技大學(xué)，2007：1-30.

[13] 曾宇輝，周宗儀.TDM over IP技術(shù)原理及實(shí)現(xiàn)方案[J].計(jì)算機(jī)與數(shù)字工程，2007，35(7)：154-156.

[14] Hewlett-Packerd.HP37717A PDH/SDH Test set Operating Manual[M].[S.I.]: U.K,HP， 1994：1-15.

[責(zé)任編輯:祝劍]

Design of TDM over IP scheme with FPGA

YIN Yafang, LIU Chuangming, ZHANG Bing

(School of Electronic Engineering, Xi’an University of Posts and Telecommunications, Xi’an 710121, China)

A technical scheme of TDM over IP is designed in this paper. Transitions between the E1 packet and Gigabit Ethernet packet can be achieved by using FPGA and by serial-parallel conversion and IP network. The feasibility of this system in the Gigabit Ethernet transmission is verified by software and hardware test. The system has no error. The natural output jitter is 0.55 UI. The maximum peak jitter can meet the requirements of ITU-G.823 standard.

TDM, E1, gigabit-ethernet, TDM over IP

10.13682/j.issn.2095-6533.2014.06.013

2014-03-04

陰亞芳(1966-)，女，博士,教授，從事數(shù)字信號處理及光通信技術(shù)研究。E-mail:yinyf@xupt.edu.cn 劉傳明(1989-)，男，碩士研究生，研究方向?yàn)殡娐放c系統(tǒng)。E-mail:410976664@qq.com

TP393.5

A

2095-6533(2014)06-0066-05