基于FPGA的數(shù)字鎖相環(huán)設計

賈志城（甘肅政法學院圖書館，甘肅 蘭州 730070）

1 引言

在無線通信系統(tǒng)中，鎖相技術應用廣泛，其位同步提取至關重要。為在信宿接受信號中恢復出與信源同頻率碼元時鐘信號，實現(xiàn)碼流位同步，通常利用鎖相環(huán)直接從接收的數(shù)字信號中提取位同步信號。

利用數(shù)字電路實現(xiàn)的鎖相環(huán)具有易于存儲、易于生產、成本低、元件無漂移和無容差等優(yōu)點[1][2]，而且數(shù)字積分器沒有失調和易失性的問題，能夠完成模擬電路無法完成的任務，數(shù)字鎖相環(huán)發(fā)展動力強勁。數(shù)字鎖相環(huán)易于集成，功耗低，體積小，性能可靠，應用靈活且性價比較高，在實際通信系統(tǒng)中得到了很好的應用。

2 插/扣型數(shù)字鎖相環(huán)的典型結構和工作原理

插/扣脈沖型數(shù)字鎖相環(huán)的結構如圖1所示[3]。主要由二元鑒相器、序列濾波器和數(shù)控振蕩器(DCO)三部分組成。

圖1 插/扣脈沖型數(shù)字鎖相環(huán)的典型結構

數(shù)字鎖相環(huán)是一個閉環(huán)相位反饋控制系統(tǒng)。輸入信號與N分頻輸出的信號進行超前-滯后二元鑒相，由反映相位誤差的誤差信號通過序列濾波器后輸出控制信號，控制高倍本振時鐘插/扣脈沖，以調整其時鐘的頻率再分頻輸出。

2.1 二元鑒相器

二元鑒相器是將相位誤差θe(k)量化為1比特的鑒相器，其鑒相特性為

式中，sgn[x]代表對變量x取符號運算。廣義來講，對任何模擬鑒相器的輸出進行如上式的運算后都可實現(xiàn)數(shù)字二元鑒相。對輸入、輸出為數(shù)字信號時，輸入信號與輸出信號比相，形成超前脈沖或滯后脈沖輸出。超前脈沖意味著輸出信號滯后，θe(k) ＞ 0 ，故超前脈沖的作用是使環(huán)路調整輸出信號的相位提前；滯后脈沖表示θe(k) ＜ 0 ，其作用是使輸出信號的相位推后。

2.2 序列濾波器

數(shù)字環(huán)路濾波器在環(huán)路中對輸入噪聲起抑止作用，并且對環(huán)路的校正速度起調節(jié)作用，其設計的結構形式和方法繁多，是一種專門的技術。數(shù)字環(huán)路濾波器專用于校正網絡引入環(huán)路，選取合適的數(shù)字濾波器結構就能使數(shù)字鎖相環(huán)滿足預定的系統(tǒng)性能要求。

平滑鑒相器輸出的控制脈沖的方法是在二元鑒相器后接序列濾波器[4]。常用的序列濾波器有“N先于M濾波器”和“隨機徘徊濾波器”，基于前

者的設計理念，所設計的濾波器結構如圖2所示。

圖2 “N先于M”序列濾波器的結構圖

“N先于M”序列濾波器的工作原理：二元鑒相器輸出的超前、滯后脈沖分別在兩個長度為N的寄存器內計數(shù)并存儲，其和在長度為M的寄存器內計數(shù)存儲，且選擇N＜M＜2N。設初始時3個寄存器均復位為0，隨著二元鑒相器脈沖的不斷輸出，3個計數(shù)存儲器的數(shù)值不斷增加，直至出現(xiàn)下列情況之一為止：

1)若某一個N寄存器在M寄存器存滿之前或者與M寄存器同時存滿，則相應送出一個“提前”(若超前N寄存器滿)或“推后”(若滯后N寄存器滿)脈沖到后續(xù)DCO，同時該脈沖復位3個寄存器到0。

2)若M寄存器先于任何一個N寄存器計數(shù)滿，則同時復位3個寄存器到0，不產生“提前”或“推后”脈沖。該情況在環(huán)路相位差較小而輸入信噪比又比較低時發(fā)生，因為此時鑒相器輸出的超前、滯后脈沖數(shù)目相差不多，考慮到M寄存器設計長度介于N與2N之間，它會先于兩個N寄存器計滿，并清空該輪累計過程。

采用“N先于M”序列濾波器，只要選擇適當?shù)南禂?shù)N與M，可以大大減小隨機噪聲造成的錯誤調整概率，同時又不過分降低輸入信號相位漂移的跟蹤能力。

2.3 數(shù)控振蕩器(DCO)

DCO的結構如圖3所示，其中信號源輸出頻率fc=Nfo的窄脈沖序列，在無超前、滯后脈沖控制時，該序列經N分頻器分頻后，輸出本振信號頻率為fo。

當環(huán)路輸入信號的相位滯后DCO輸出信號的相位時，序列濾波器將“推后”脈沖加到控制器上，扣除一個本振源輸出的高頻脈沖，經N分頻后使輸出信號相位推后1/N周期，如圖3(d)所示；反之，如果輸入信號相位超前DCO輸出信號相位時，則序列濾波器產生“提前”脈沖加到控制器上，控制器在窄脈沖序列流內插入一個脈沖，經N分頻后使DCO輸出相位提前1/N周期，如圖3(c)所示。

DCO的一次相位調整步長為

相應的頻率調整步長為

上式中To是DCO輸出本振信號的周期，To=1/fo，DCO輸出信號相位與控制信號的關系為

其中uc(k)是序列濾波器輸出的控制脈沖。

圖3 DCO的典型結構

3 系統(tǒng)整體仿真和分析

利用Verilog語言針對系統(tǒng)進行自頂向下的設計后，通過quartusII6.0集成環(huán)境進行仿真、綜合、驗證。如圖4所示，其中GaoPin為高頻信號，ShuRu為輸入信號，ShuChu為本地輸出信號，F(xiàn)enPinQian為輸出信號未經過2分頻的信號，ChaoQian_jian為控制減脈沖信號，ZhiHou_jia為控制加脈沖信號[5]。Lvbo_jian為濾波減脈沖信號，Lvbo_jia為濾波加脈沖信號。

由圖可知，在鎖定狀態(tài)下消除了超前滯后脈沖的來回擺動，抗干擾性能有改善，但鎖定時間有所增加。若位同步脈沖的相位超前較多，鑒相器需輸出N個超前脈沖才能使位同步脈沖相位調整一次，顯然調整時間增加N倍，需要考慮改進濾波電路的相位調整時間以及提高鎖相環(huán)精度。

圖4 仿真波形

4 結 語

基于模塊化設計的數(shù)字鎖相環(huán)具有結構簡潔、調參方便、穩(wěn)定可靠、設計靈活和易于實現(xiàn)的優(yōu)點。

數(shù)字鎖相環(huán)的設計對于基于FPGA的數(shù)字應用系統(tǒng)具有現(xiàn)實的意義。

[1]季仲梅,楊洪生,王大鳴.通信中的同步技術及應用[M].北京：清華大學出版社,2008.

[2]姚劍清.鎖相環(huán)技術(第3版)[M].北京：人民郵電出版社,2007.

[3]夏宇聞.Verilog數(shù)字系統(tǒng)設計教程[M].北京：北京航空航天大學出版社,2003.

[4]倪虹霞,楊信昌.基于VHDL的全數(shù)字鎖相環(huán)的設計[J].長春工程學院學報,2005.

[5]崔建慶,石江宏.基于FPGA的積分型數(shù)字鎖相環(huán)的設計與實現(xiàn)[J]..現(xiàn)代電子技術,2005.