雷達(dá)有源干擾信號(hào)建模仿真及系統(tǒng)設(shè)計(jì)

唐 翥，張 兵，張新勛，沈浩浩

（空軍預(yù)警學(xué)院，武漢 430019）

雷達(dá)有源干擾信號(hào)建模仿真及系統(tǒng)設(shè)計(jì)

唐 翥，張 兵，張新勛，沈浩浩

（空軍預(yù)警學(xué)院，武漢 430019）

針對(duì)線性調(diào)頻脈沖壓縮雷達(dá)的工作過(guò)程和工作原理，分析了射頻噪聲干擾、噪聲調(diào)幅干擾、噪聲調(diào)頻干擾、噪聲調(diào)相干擾、距離欺騙干擾、速度欺騙干擾、間歇采樣轉(zhuǎn)發(fā)干擾、移頻干擾的性質(zhì)和特點(diǎn)，利用matlab進(jìn)行仿真，以便于經(jīng)濟(jì)、高效地對(duì)雷達(dá)有源干擾的性能和干擾效果進(jìn)行全面客觀的評(píng)價(jià)。同時(shí)提出了雷達(dá)有源干擾模擬系統(tǒng)的設(shè)計(jì)方案。

有源干擾，建模，仿真，模擬器

引言

雷達(dá)有源干擾信號(hào)主要是用來(lái)破壞雷達(dá)對(duì)真實(shí)目標(biāo)回波信號(hào)的檢測(cè)，通常表現(xiàn)為掩蓋真實(shí)目標(biāo)信號(hào)或者產(chǎn)生虛假目標(biāo)信號(hào)［1］。對(duì)雷達(dá)有源干擾進(jìn)行建模仿真，便于直觀地分析和了解雷達(dá)有源干擾的性能特點(diǎn)及干擾效果。模擬系統(tǒng)的設(shè)計(jì)，是為了給脈沖體制雷達(dá)提供一個(gè)存在有源干擾的電磁環(huán)境，便于測(cè)試?yán)走_(dá)的抗干擾性能，檢查雷達(dá)中頻有源干擾信號(hào)分類(lèi)識(shí)別是否正確、合理。

本文針脈沖體制雷達(dá)的工作過(guò)程和工作原理，對(duì)8種典型的雷達(dá)有源干擾樣式進(jìn)行了建模與仿真，分析了它們的性能特點(diǎn)及干擾效果。并對(duì)雷達(dá)有源干擾模擬系統(tǒng)進(jìn)行了硬件設(shè)計(jì)，對(duì)部分關(guān)鍵性電路進(jìn)行了驗(yàn)證。

1 雷達(dá)有源干擾信號(hào)分析

1.1 遮蓋性干擾分析

遮蓋式干擾是利用噪聲或類(lèi)似噪聲的干擾信號(hào)遮蓋或淹沒(méi)有用信號(hào)，阻止雷達(dá)檢測(cè)目標(biāo)信息的。遮蓋性噪聲干擾按照調(diào)制方式不同可分為射頻噪聲、調(diào)幅噪聲、調(diào)頻噪聲、調(diào)相噪聲。

1.1.1 射頻噪聲干擾

射頻噪聲干擾的數(shù)學(xué)模型為［2］：

式中，Un（t）服從瑞利分布，φ（t）服從［0，2π］均勻分布，且與Un（t）相互獨(dú)立，載頻ωj為常數(shù)，且遠(yuǎn)大于J（t）的譜寬。進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為35 MHz，帶寬為10 MHz，平均功率為2 W。

圖1 射頻噪聲干擾信號(hào)

由圖1可知，射頻噪聲的遮蓋性較好，但受微波器件只能產(chǎn)生微瓦級(jí)噪聲功率電平的影響，且射頻噪聲平均功率遠(yuǎn)小于峰值功率，因此，很難得到較大的干擾功率，僅作為理論分析。

1.1.2 噪聲調(diào)幅干擾

噪聲調(diào)幅干擾的數(shù)學(xué)模型為：

式中，U（nt）為零均值，方差為，在區(qū)間［-U0，∞］分布的廣義平穩(wěn)隨機(jī)過(guò)程，φ為［0，2π］均勻分布，且與Un（t）獨(dú)立的隨機(jī)變量，U0、ωj為常數(shù)。進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為35 MHz，帶寬為10 MHz，平均功率為2 W。

圖2 噪聲調(diào)幅干擾信號(hào)

由圖2可知，噪聲調(diào)幅信號(hào)有較強(qiáng)的載波功率，載波功率可自行調(diào)節(jié)，且干擾帶寬內(nèi)功率密度均勻，因此，可實(shí)現(xiàn)大功率干擾。但受帶寬限制，適合作窄帶瞄準(zhǔn)式干擾。

1.1.3 噪聲調(diào)頻干擾

噪聲調(diào)頻干擾的數(shù)學(xué)模型為：

式中，u（t）為零均值、廣義平穩(wěn)的隨機(jī)過(guò)程，φ為［0，2π］均勻分布，且與u（t）相互獨(dú)立的隨機(jī)變量，Uj、ωj、KFM為常數(shù)。

對(duì)于噪聲調(diào)頻干擾，有效調(diào)頻指數(shù)為

式中：fde為有效頻偏。進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為35 MHz，帶寬為10 MHz，平均功率為2 W。

由圖3可知，噪聲調(diào)頻干擾信號(hào)的頻率范圍受有效調(diào)頻指數(shù)的影響，當(dāng)mfe小于1時(shí)，噪聲調(diào)頻干擾能量主要集中在中心頻率附近；當(dāng)mfe大于1時(shí)，噪聲調(diào)頻干擾信號(hào)頻譜展寬，功率密度變均勻。因此，噪聲調(diào)頻干擾信號(hào)可用來(lái)產(chǎn)生阻塞式干擾，便于同時(shí)對(duì)捷變頻雷達(dá)、頻率分集雷達(dá)和多部異頻雷達(dá)進(jìn)行干擾。

圖3 噪聲調(diào)頻干擾信號(hào)

1.1.4 噪聲調(diào)相干擾

噪聲調(diào)相干擾的數(shù)學(xué)模型為：

式中，u（t）為零均值、廣義平穩(wěn)隨機(jī)過(guò)程；φ為［0，2π］均勻分布，且與u（t）相互獨(dú)立的隨機(jī)變量；Uj、ωj、KFM為常數(shù)。

對(duì)于噪聲調(diào)相干擾，有效相移為

進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為35MHz，帶寬為10MHz，平均功率為2W。

圖4 噪聲調(diào)相干擾信號(hào)

由圖4可知，當(dāng)有效相移D遠(yuǎn)小于1時(shí)，功率譜在中心頻率處能量集中形成沖擊函數(shù)，功率譜在中心頻率2ΔFn帶寬范圍內(nèi)均勻分布；當(dāng)有效相移增加時(shí)，中心頻率處的能量轉(zhuǎn)換為旁頻能量，但是帶寬保持不變；當(dāng)有效相移D遠(yuǎn)大于1時(shí)，能量主要分布在旁頻中，頻譜寬度展寬，但功率譜密度降低［3］。

1.2 欺騙性干擾分析

欺騙式干擾的原理是采用虛假的目標(biāo)和信息作用于雷達(dá)的目標(biāo)檢測(cè)和跟蹤系統(tǒng)，使雷達(dá)不能正確檢測(cè)真正的目標(biāo)或者不能正確測(cè)量目標(biāo)的參數(shù)信息，從而達(dá)到迷惑和擾亂雷達(dá)對(duì)真正目標(biāo)檢測(cè)和跟蹤的目的。下面以線性調(diào)頻脈沖壓縮雷達(dá)為例進(jìn)行分析。

1.2.1 線性調(diào)頻信號(hào)

線性調(diào)頻信號(hào)的數(shù)學(xué)模型為［4］：

為信號(hào)s（t）的復(fù)包絡(luò)。S（t）的頻譜為

式中：Θ（f）≈-πf2/K＋π/4。進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為0 MHz，帶寬為10 MHz，脈寬為20 μs，采樣頻率為50 MHz。

圖5 線性調(diào)頻信號(hào)

1.2.2 距離欺騙干擾

距離欺騙干擾的數(shù)學(xué)模型為：

式中，UJ為干擾信號(hào)的幅度；ω0為雷達(dá)信號(hào)的中心頻率；ωd為雷達(dá)回波信號(hào)的頻移；R（t）為真實(shí)目標(biāo)與雷達(dá)之間的距離；Δtf為距離拖引干擾信號(hào)相對(duì)于真實(shí)目標(biāo)的回波信號(hào)的延遲時(shí)間。

由圖6可知，距離欺騙干擾是指假目標(biāo)的距離不同于真目標(biāo)，能量往往強(qiáng)于真目標(biāo)，而其余參數(shù)則近似等于真目標(biāo)。

圖6 距離欺騙干擾

1.2.3 速度欺騙干擾

速度欺騙干擾的數(shù)學(xué)模型為：

圖7 速度欺騙干擾

由圖7可知，速度欺騙干擾是指假目標(biāo)的多普勒頻率不同于真目標(biāo)，能量強(qiáng)于真目標(biāo)，而其余參數(shù)近似等于真目標(biāo)。

1.2.4 間歇采樣轉(zhuǎn)發(fā)干擾

設(shè)間歇采樣信號(hào)是一個(gè)矩形包絡(luò)脈沖串，其脈寬為τ，重復(fù)周期為T(mén)S，包絡(luò)脈沖為［5］：

由此可見(jiàn)，P（t）的偶數(shù)次諧波分量為0，奇數(shù)次諧波分量的幅度隨著增大而遞減。進(jìn)行Matlab仿真，參數(shù)設(shè)置：LFM信號(hào)帶寬為10 MHz，脈寬為20 μs，定義干擾的起始時(shí)刻為0，第1個(gè)主假目標(biāo)出現(xiàn)在20 μs。

由下頁(yè)圖8可知，當(dāng)TS=2τ時(shí)，間歇采樣轉(zhuǎn)發(fā)干擾可以使雷達(dá)產(chǎn)生一串在徑向距離上對(duì)稱分布的假目標(biāo)回波信號(hào)，而且假目標(biāo)的功率由對(duì)稱中心向兩邊快速衰減；干擾信號(hào)經(jīng)雷達(dá)匹配濾波后產(chǎn)生的所有假目標(biāo)都是高度逼真的假目標(biāo)；除主假目標(biāo)外，各假目標(biāo)的位置主要由間歇采樣周期TS決定，同時(shí)也受采樣占空比τ/TS的影響。

圖8 間歇采樣轉(zhuǎn)發(fā)干擾

1.2.5 移頻干擾

干擾系統(tǒng)對(duì)截獲的雷達(dá)信號(hào)移頻后轉(zhuǎn)發(fā)，干擾信號(hào)進(jìn)入雷達(dá)接收機(jī)，在匹配濾波器的輸入端表現(xiàn)為s（t）的頻率發(fā)生了ζ的頻移，因此，移頻干擾信號(hào)為：

式中，ζ為附加的頻移。進(jìn)行Matlab仿真，參數(shù)設(shè)置：中心頻率為0 MHz，帶寬為10 MHz，脈寬為20 μs，采樣頻率為50 MHz。

圖9 移頻干擾

由圖9可知，移頻干擾的移頻量越大，輸出干擾波越寬，對(duì)雷達(dá)產(chǎn)生遮蓋性干擾效果越明顯。

2 雷達(dá)有源干擾模擬系統(tǒng)設(shè)計(jì)

雷達(dá)有源干擾模擬系統(tǒng)以DDS波形產(chǎn)生電路為核心，利用標(biāo)準(zhǔn)PCI總線的高速傳輸特性，結(jié)合CPLD邏輯控制電路來(lái)對(duì)DDS芯片進(jìn)行高速、精確控制，產(chǎn)生較高逼真度的中頻雷達(dá)有源干擾信號(hào)。系統(tǒng)框圖如圖10所示。

模擬系統(tǒng)中由通用PC機(jī)根據(jù)用戶設(shè)定的相關(guān)參數(shù)，通過(guò)用戶應(yīng)用程序計(jì)算出干擾信號(hào)中每一個(gè)回波脈沖的控制參數(shù)，存儲(chǔ)在PC機(jī)硬盤(pán)中，在PCI總線控制器的控制下，以DMA方式高速寫(xiě)入外部FIFO中，F(xiàn)IFO中的控制參數(shù)在CPLD邏輯控制電路的控制下，傳輸?shù)紻DS芯片，用以精確、高速地控制DDS輸出波形的種類(lèi)、幅度、頻率和相位，再經(jīng)低通濾波和放大電路后就得到中頻干擾回波信號(hào)。

圖10 雷達(dá)中頻有源干擾回波模擬系統(tǒng)框圖

由圖10可以看出，整個(gè)系統(tǒng)可以分為基于PCI總線的高速數(shù)據(jù)傳輸電路、DDS波形產(chǎn)生電路、CPLD數(shù)字邏輯控制電路和時(shí)鐘電路4部分，下面對(duì)高速數(shù)據(jù)傳輸電路、DDS波形產(chǎn)生電路、CPLD數(shù)字邏輯控制和時(shí)鐘電路進(jìn)行設(shè)計(jì)。

2.1 高速數(shù)據(jù)傳輸電路設(shè)計(jì)

要對(duì)DDS輸出波形參數(shù)進(jìn)行高速精確的控制，特別是要做到對(duì)單個(gè)回波脈沖脈內(nèi)參數(shù)的變化的控制，那么就要求將DDS的控制數(shù)據(jù)以較高速度傳送到DDS芯片數(shù)據(jù)輸入端。由于PCI局部總線在33 MHz的時(shí)鐘頻率下，對(duì)于32位的數(shù)據(jù)通路可以達(dá)到132 Mb/s，并且支持線性突發(fā)傳輸［6］，所以高速數(shù)據(jù)傳輸電路基于PCI總線來(lái)實(shí)現(xiàn)，其電路框圖如圖11所示。

圖11 高速數(shù)據(jù)傳輸電路框圖

存儲(chǔ)在PC機(jī)硬盤(pán)中的DDS控制數(shù)據(jù)在PCI總線控制器的控制下，以DMA方式高速寫(xiě)入外部FIFO中，F(xiàn)IFO中的數(shù)據(jù)參數(shù)再在CPLD邏輯控制電路的控制下，傳輸?shù)紻DS芯片數(shù)據(jù)輸入端。

2.2 DDS波形產(chǎn)生電路設(shè)計(jì)

利用DDS芯片來(lái)產(chǎn)生雷達(dá)中頻有源干擾模擬回波具有簡(jiǎn)單易行、經(jīng)濟(jì)高效的優(yōu)點(diǎn)，不但可以實(shí)現(xiàn)不同波形雷達(dá)中頻回波的模擬，輸出波形優(yōu)良，更重要的是利用其輸出波形參數(shù)高速、精確可控的特性可以實(shí)現(xiàn)模擬回波的脈內(nèi)變化。ADI公司生產(chǎn)的DDS芯片AD9854功能豐富，具有較高的性價(jià)比，完全可以滿足本課題的設(shè)計(jì)需求，所以DDS波形產(chǎn)生電路采用AD9854來(lái)產(chǎn)生雷達(dá)中頻干擾回波模擬信號(hào)。DDS波形產(chǎn)生電路原理框圖如圖12所示。

圖12 DDS波形產(chǎn)生電路原理框圖

圖中CPLD芯片EPM7256EQC用來(lái)產(chǎn)生DDS的控制信號(hào)和外加FIFO、PCI接口間的控制邏輯。

2.3 CPLD邏輯電路的設(shè)計(jì)

CPLD和FPGA以優(yōu)良的性能，成為數(shù)字電路設(shè)計(jì)的優(yōu)選核心器件。所以本系統(tǒng)的設(shè)計(jì)選用了美國(guó)Altera公司生產(chǎn)的CPLD器件：MAX7000系列的EPM7256EQC160-15。開(kāi)發(fā)工具為 Altera公司的MAX＋PLUS II軟件。

整個(gè)CPLD邏輯控制電路可以分為兩大部分：擴(kuò)展FIFO與PCI接口邏輯控制電路和DDS邏輯控制電路。

2.3.1 擴(kuò)展FIFO與PCI邏輯控制電路設(shè)計(jì)

S5933與外部FIFOIDT72235之間的邏輯控制電路集成在EPM7256內(nèi)，內(nèi)部控制邏輯如圖13所示。

圖13 S5933與IDT72235間的寫(xiě)邏輯控制

波形產(chǎn)生電路在邏輯控制電路的控制下，根據(jù)需要讀取IDT72235中的數(shù)據(jù)，送去控制DDS產(chǎn)生模擬回波。一但I(xiàn)DT72235中有數(shù)據(jù)被讀出，/FF將立即變?yōu)楦唠娖?，那么觸發(fā)器D的Q將輸出高電平，/WEN為低電平（有效），/Q為低電平，RDFIFO#為低電平（有效），S5933讀取內(nèi)部FIFO中的數(shù)據(jù)，寫(xiě)入IDT72235中，直至寫(xiě)滿。寫(xiě)滿后停止寫(xiě)入，IDT72235中有數(shù)據(jù)被讀出時(shí)又開(kāi)始寫(xiě)入，這樣周而復(fù)始。2.3.2 DDS邏輯控制電路設(shè)計(jì)

DDS邏輯控制電路要產(chǎn)生讀外部FIFO的時(shí)鐘信號(hào)、DDS芯片寄存器寫(xiě)信號(hào)，DDS芯片I/O UPDATE更新信號(hào)，并且還要控制32位FIFO讀出數(shù)據(jù)來(lái)靈活配置DDS芯片，以產(chǎn)生干擾回波信號(hào)。

邏輯控制電路原理圖如圖14所示，由時(shí)鐘電路、參數(shù)鎖存電路、脈沖觸發(fā)電路、讀時(shí)鐘電路、寫(xiě)時(shí)鐘電路和I/O UPDATE更新電路6個(gè)模塊組成。

圖14 DDS邏輯控制電路原理圖

2.4 時(shí)鐘電路設(shè)計(jì)

AD9854對(duì)參考時(shí)鐘的要求極高，不但要求很高的頻率穩(wěn)定度，而且要求盡可能低的相位噪聲。如果時(shí)鐘信號(hào)質(zhì)量不高，很容易導(dǎo)致輸出信號(hào)的噪聲惡化。而且AD9854芯片內(nèi)部倍頻電路倍頻系數(shù)越高，輸出信號(hào)的噪聲層將越大，雜散電平將越大，SFDR性能也將變差。綜合考慮上述因素，設(shè)計(jì)選用50MHz的低相噪高穩(wěn)定晶振作為系統(tǒng)的時(shí)鐘源。同時(shí)為了優(yōu)化輸出信號(hào)性能，AD9854的參考時(shí)鐘信號(hào)采用差分輸入方式。系統(tǒng)時(shí)鐘電路如圖15所示。

圖15 時(shí)鐘電路原理圖

時(shí)鐘電路性能的好壞直接關(guān)系到產(chǎn)生信號(hào)的精度，因此在布線時(shí)，從晶振到時(shí)鐘輸入腳的距離應(yīng)當(dāng)盡量短，時(shí)鐘電路與其他數(shù)字電路盡量隔離［7］。對(duì)整個(gè)AD9854電路進(jìn)行鋪銅接地，盡可能降低電磁干擾的影響，同時(shí)防止對(duì)其他電路造成影響。

3 結(jié)束語(yǔ)

分析了8種典型的雷達(dá)有源干擾信號(hào)的性能及特點(diǎn)，并用matlab進(jìn)行了仿真，便于直觀地了解雷達(dá)有源干擾的干擾效果。同時(shí)進(jìn)行了雷達(dá)有源干擾模擬系統(tǒng)設(shè)計(jì)，為研究脈沖體制雷達(dá)抗干擾提供了一個(gè)平臺(tái)，為雷達(dá)有源干擾分類(lèi)識(shí)別提供實(shí)驗(yàn)數(shù)據(jù)。

［1］李志明.雷達(dá)有源干擾信號(hào)的自動(dòng)識(shí)別方法研究［D］.成都：電子科技大學(xué)，2009.

［2］韋乃棋，王志云，韓壯志.基于Matlab的火控雷達(dá)噪聲壓制性干擾仿真研究［J］.科學(xué)技術(shù)與工程，2009，17（9）：5148-5151.

［3］張 毅.雷達(dá)干擾建模與仿真［D］.西安：西安電子科技大學(xué)，2009.

［4］陳 永，時(shí)銀水，朱 巖.線性調(diào)頻脈沖壓縮雷達(dá)抗干擾能力分析與仿真［J］.現(xiàn)代防御技術(shù)，2008，36（5）：146-152.

［5］王雪松，肖順平，馮德軍，等.現(xiàn)代雷達(dá)電子戰(zhàn)系統(tǒng)建模與仿真［M］.北京：電子工業(yè)出版社，2010.

［6］陳利學(xué)，孫 彪，趙連玉，等.微機(jī)總線與接口技術(shù)［M］.成都：電子科技大學(xué)出版社，1998.

［7］沈慶蔚，劉開(kāi)華.基于AD6644的中頻數(shù)字處理模塊的設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2003，21（11）：71-74.

Radar Jamming Signal Modeling&Simulation and System Design

TANG Zhu，ZHANG Bing，ZHANG Xin-xun，SHENG Hao-hao
（Air Force Early Warning Academy of PLA，Wuhan 430019，China）

According to the working process and principle of LFM pulse compression radar，this article analyze the properties and characteristics of RF noise jamming，noise amplitude modulation jamming，noise FM jamming，noise jamming，jamming，the jamming of velocity deception，intermittent sampling repeater jamming and frequency shift interference，then using MATLAB simulation to evaluate the radar active jamming and interference effects economically and efficiently in both comprehensive and objective ways.At the same time，puts forward the design scheme of radar active jamming simulation system.

active jamming，modeling，simulation，simulator

TN971

A

1002-0640（2014）09-0169-06

2013-06-26

2013-09-17

唐 翥（1982- ），男，四川簡(jiǎn)陽(yáng)人，碩士研究生。研究方向：預(yù)警監(jiān)視裝備技術(shù)。