PLL頻率合成器中有源環(huán)路濾波器的設(shè)計與仿真*

任青蓮，高文華，郭 萍

(太原科技大學(xué)電子信息工程學(xué)院，山西太原030024)

鎖相頻率合成器結(jié)構(gòu)簡單，輸出頻率成分的頻譜純度高，而且易于得到大量的離散頻率，廣泛應(yīng)用于通信、雷達(dá)、宇宙航行和遙控遙測技術(shù)中。環(huán)路濾波器的設(shè)計是決定鎖相頻率合成器特性的關(guān)鍵所在。用傳統(tǒng)的方法要進(jìn)行復(fù)雜的計算，或者需要查找規(guī)格化曲線，整個過程比較繁瑣而且存在較大的困難［1～4］。本文介紹有源環(huán)路濾波器的一種設(shè)計方法，從鎖相環(huán)路相位穩(wěn)定度與環(huán)路濾波器傳輸函數(shù)零點和極點位置之間關(guān)系，以及濾波器在零點和極點之間的衰減量與環(huán)路截止頻率、鑒相器－VCO－分頻器組合傳輸特性之間關(guān)系，綜合得出環(huán)路濾波器的設(shè)計方法，大大簡化了濾波器的設(shè)計過程。

1 有源環(huán)路濾波器

鎖相頻率合成器中，對于使用LC諧振回路的壓控振蕩器(VCO)，有時需要10 V以上的控制電壓，這時，使用有源濾波器可使控制電壓達(dá)到運放的最大輸出電壓，可以獲得較好的效果。

圖1所示為三次特性的有源環(huán)路濾波器，其在截止頻率處的梯度很陡，濾除紋波能力很強(qiáng)，只要適當(dāng)選擇環(huán)路濾波器的時間常數(shù)，獲得合適的阻尼因子，將其零點和極點處于適當(dāng)?shù)奈恢?，即可利用其相位返回，使環(huán)路濾波器有30°～50°的相位滯后，留有60°～40°的相位裕量，就可構(gòu)成穩(wěn)定的而濾除紋波能力強(qiáng)的環(huán)形濾波器。

圖1 3次有源環(huán)路濾波器

對電路列出方程式:

解聯(lián)立方程組，可以得到電路的傳遞函數(shù)為:

為了得到鎖相頻率合成器的環(huán)路傳輸函數(shù)的零、極點位置，可將環(huán)路濾波器傳輸函數(shù)F(s)因式分解，寫成:

2 鎖相頻率合成器的數(shù)學(xué)模型與傳輸特性

鎖相頻率合成器的數(shù)學(xué)模型，如圖2所示。

圖2 鎖相頻率合成器的數(shù)學(xué)模型

圖2中Kd為鑒相器的增益，Kv為壓控振蕩器的增益，F(xiàn)(s)為環(huán)路濾波器的傳遞函數(shù)，N為分頻系數(shù)。

由圖2可知，鑒相器－VCO－分頻器組合的傳輸特性為:

ωvpn具有積分特性，可看成是一個積分器模型，其幅頻特性增益的斜率為－20 dB/dec，相位特性為恒定的－90°。

PLL的環(huán)路傳輸函數(shù)為:

這樣在鎖相頻率合成器電路中，鑒相器－VCO－分頻器三部分已經(jīng)具有90°相位滯后，再與相位滯后的環(huán)路濾波器進(jìn)行組合，如果總的相位滯后接近180°，則負(fù)反饋系統(tǒng)的環(huán)路增益滿足振蕩條件，使得PLL電路變得不穩(wěn)定。因此，設(shè)計合適的環(huán)路濾波器，使PLL環(huán)路具有足夠的相位裕量，對整個PLL電路的穩(wěn)定工作是非常重要的。

具有圖1有源環(huán)路濾波器的鎖相頻率合成器的環(huán)路傳輸函數(shù)為:

ω0、ω1和ω3的轉(zhuǎn)角分別由傳輸函數(shù)的極點產(chǎn)生，ω2的轉(zhuǎn)角由它的零點引起。如果選擇T2＞T1＞T3，則ω2＜ω1＜ω3?？梢缘贸?，低頻時，曲線起始－180°。然而，因為濾波器的零點ω2，大于ω2的漸近線變?yōu)椋?0°。最后，當(dāng)頻率大于ω1，相位漸近線再次變?yōu)椋?80°。在ω2和ω1之間出現(xiàn)了相位返回，所以在這段范圍內(nèi)的某些特殊頻率存在最大值。

可以證明，相位返回最大值處頻率ωopt是ω2和ω1的幾何平均［5］。

幅度曲線穿過0 dB線的弧度頻率ωT稱為截止頻率，在截止頻率上環(huán)路增益為1，若在截止頻率上具有足夠的相位裕度，則系統(tǒng)穩(wěn)定。因此選取截止頻率ωT等于ωopt是最佳選擇。

在零點ω2與極點ω1之間，濾波器的衰減量M為:

若傳輸頻率ωvpn與M的乘積等于最大相位返回頻率ωopt，則鎖相頻率合成器在ωopt處開環(huán)增益為0 dB，可達(dá)到穩(wěn)定的環(huán)路特性［2］。則有:

在實際的高階PLL設(shè)計中，已經(jīng)證明，選擇ω1/ω2=10較為有利，這樣可以獲得足夠的相位裕度，保證PLL穩(wěn)定工作［1］。

3 三次有源環(huán)路濾波器的設(shè)計

通過上述分析，系統(tǒng)截止頻率ωT應(yīng)大于零點ω2小于極點ω1，因此，環(huán)路濾波器的設(shè)計應(yīng)該從ωT的初始值開始。通常PLL設(shè)計者有一個希望的環(huán)路3 dB帶寬ω3dB，一般選擇:

可以證明，3 dB帶寬ω3dB與系統(tǒng)截止頻率ωT之間的數(shù)學(xué)關(guān)系為［1］:

綜上分析，可得出3次有源環(huán)路濾波器的設(shè)計方法與步驟為:首先根據(jù)設(shè)計所選擇的器件和設(shè)計指標(biāo)求出鑒相器、VCO與分頻器的頻率特性，根據(jù)公式(5)求出其組合傳輸特性ωvpn。然后利用公式(13)和公式(14)確定PLL的帶寬ω3dB和截止頻率ωT。其次計算濾波器的零點ω2和極點ω1的位置。為了保證有足夠的相位裕度，取

最后計算確定圖1濾波器的參數(shù)。先選定C1、C2、C3，選 R3=R4，再根據(jù)公式(7)、(8)確定電阻 R2、R3和 R4;再根據(jù)根據(jù)公式(11)和(12)確定電阻R1。

4 設(shè)計舉例及性能分析

用鎖相環(huán)設(shè)計一頻率合成器，要求輸入頻率為10 kHz，輸出頻率為25～50 MHz。試設(shè)計其中3次有源環(huán)路濾波器。

本例選擇鎖相環(huán)CD74HC4046，用其作為鑒相器，壓控振蕩器使用高頻器件POS50，根據(jù)輸入頻率與輸出頻率的要求可得分頻器的分頻系數(shù)，當(dāng)輸出頻率為25 MHz時，分頻系數(shù)為1/2 500，當(dāng)輸出頻率為50 MHz時，分頻系數(shù)為1/5 000。

首先，求出最低頻率和最高頻率時，鑒相器、VCO、分頻器的合成傳輸特性ωvpn。

通過實際測試得出CD74HC4046中鑒相器輸入相位在－2π～+2π之間，輸出電壓在0～5 V之間變化。VCO其中心頻率為25 MHz，輸入電壓為3 V～1 V時，振蕩頻率在27.5～23.2 MHz之間變化。所以鎖相頻率合成器輸出頻率為25 MHz(分頻系數(shù)為1/2 500)時，合成傳輸特性ωvpn(25MHz)為:

VCO其中心頻率為50 MHz，輸入電壓為14 V～12 V時，振蕩頻率在52.0～47.0 MHz之間變化。所以當(dāng)鎖相頻率合成器輸出頻率為50 MHz(分頻系數(shù)為1/5 000)時，合成傳輸特性為:

然后，確定鎖相頻率合成器的帶寬ω3dB和截止頻率ωT。

其次，計算零點ω2和極點ω1的位置。

最后確定圖1濾波器的參數(shù)。

取 C2=C3=100 nF，C1=150 nF，R3=R4，且 R1?R4，則

根據(jù)計算結(jié)果選標(biāo)稱電阻

利用這些值進(jìn)行仿真，仿真電路如圖3所示。

圖3 仿真電路

頻率特性仿真結(jié)果如圖4所示。由仿真結(jié)果可知，輸出頻率為25 MHz時，開環(huán)截止頻率為298 Hz，相位滯后－136.970°(相位裕量為43.30°);輸出頻率為 50 MHz時，開環(huán)截止頻率為445 Hz，這時相位滯后139.837°(相位裕量為40.163°)，獲得了足夠的相位裕度，從而保證了系統(tǒng)的穩(wěn)定。

圖4 頻率特性仿真結(jié)果

5 結(jié)論

從系統(tǒng)穩(wěn)定的角度分析三次有源環(huán)路濾波器的設(shè)計方法。鎖相頻率合成器中除環(huán)路濾波器外，已經(jīng)有90°的相位滯后，為避免自激，環(huán)路濾波器在環(huán)路增益為1的情況下，只允許有30°～50°的相位滯后(即40°～60°的相位裕量)。為保證足夠的相位裕度，保證系統(tǒng)穩(wěn)定，文中給出了三次有源環(huán)路濾波器的一種設(shè)計方法。首先求出環(huán)路濾波器的傳輸函數(shù)，然后結(jié)合鑒相器－VCO－分頻器組合傳輸特性，得出環(huán)路綜合傳輸函數(shù)，再通過選擇合適的零點和極點的位置，使得PLL環(huán)路增益為1時，環(huán)路濾波器相位返回量最大，從而保證了使系統(tǒng)穩(wěn)定的相位裕度，最后綜合計算出濾波器的各元件值。通過實際舉例與仿真分析，得出所設(shè)計電路性能指標(biāo)完全能滿足設(shè)計要求。

［1］Roland E.Best.鎖相環(huán)設(shè)計、仿真與應(yīng)用［M］.第5版.李永明，等譯.北京:清華大學(xué)出版社，2007.4:18－33;121－129.

［2］［日］遠(yuǎn)坂俊昭.鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用［M］.何希才，譯.北京:科學(xué)出版社，2006:21－74.

［3］曾慶貴.鎖相環(huán)集成電路原理與應(yīng)用［M］.上海:上?？茖W(xué)技術(shù)出版社，2012:1－16.

［4］任青蓮，高文華.基于Tow－Thomas二階節(jié)的橢圓低通濾波器的設(shè)計［J］.太原科技大學(xué)學(xué)報，2012(5):345－349.

［5］Rohde，Ulrich L.Microwave and Wireless Synthesizers，Theory and Design［M］.John Wiley ＆ Sons，New York，1997

［6］王宇舟.三階鎖相環(huán)環(huán)路濾波器參數(shù)設(shè)計［J］.電訊技術(shù)，2008(9):51－55.

［7］Gardner，F(xiàn)loyd M.Phaselock Techneques［M］.2d ed.John Wileyand Sons，New York，1979:18 －65.

［8］劉麗平，楊維明，李倩，等.鎖相環(huán)中無源環(huán)路濾波器的設(shè)計與仿真［J］.湖北大學(xué)學(xué)報，2011(4):494－498.

［9］任青蓮，高文華.共射－共基電路的高頻相應(yīng)分析及PSPICE 仿真［J］.山西電子技術(shù)，2011(6):3－5.