基于ADSP21160的脈沖壓縮算法仿真設(shè)計(jì)

李穎

摘 要 采用ADSP21160為核心建立處理器平臺(tái)，通過VisualDSP++2.0開發(fā)環(huán)境對(duì)脈沖壓縮算法進(jìn)行仿真，在此基礎(chǔ)上開發(fā)高性能的通用并行雷達(dá)信號(hào)數(shù)字脈沖壓縮處理系統(tǒng)。

關(guān)鍵詞 ADSP21160 脈沖壓縮 仿真設(shè)計(jì)

中圖分類號(hào)：TN957 文獻(xiàn)標(biāo)識(shí)碼：A

0引言

脈沖壓縮技術(shù)的實(shí)現(xiàn)是指雷達(dá)通過發(fā)射機(jī)發(fā)射寬脈沖信號(hào)，而接收信號(hào)經(jīng)處理后獲得窄脈沖的過程，它較好的解決了雷達(dá)脈沖峰值功率受限與距離分辨率之間的矛盾。同時(shí)，寬脈沖的應(yīng)用可使多普勒系統(tǒng)的分辨率得到提高；由于壓縮是對(duì)已知發(fā)射信號(hào)的回波作相關(guān)處理，故還具備較高的抗干擾能力。

ADSP2106x和ADSP2116x是AD公司生產(chǎn)的SHARC系列DSP，它是一種高性能的32位浮點(diǎn)DSP芯片，擁有強(qiáng)大的通信接口，能夠較好的支持多處理器并行算法，以實(shí)現(xiàn)多處理器結(jié)構(gòu)的無縫連接。這一系列DSP的使用，極大提高了系統(tǒng)的可擴(kuò)展性，有利于以此為核心開發(fā)更高性能的通用并行雷達(dá)信號(hào)數(shù)字脈沖壓縮處理系統(tǒng)，本文采用ADSP21160為核心建立處理器平臺(tái)，通過VisualDSP++2.0開發(fā)環(huán)境對(duì)脈沖壓縮算法進(jìn)行仿真。

1實(shí)現(xiàn)數(shù)字脈沖壓縮的方法

脈沖壓縮時(shí)兩個(gè)波形的互相匹配，在信號(hào)處理形式方面，理論上仍基于匹配濾波的概念?；谄ヅ錇V波的數(shù)字脈沖壓縮技術(shù)主要從時(shí)域和頻域來實(shí)現(xiàn)。

在時(shí)域上實(shí)現(xiàn)即求接受信號(hào)與發(fā)射信號(hào)復(fù)共軛之間的卷積，又稱時(shí)域相關(guān)法。時(shí)域相關(guān)法的缺點(diǎn)是運(yùn)算量大，特別是當(dāng)采樣頻率較高時(shí)，其運(yùn)算量遠(yuǎn)遠(yuǎn)超過頻域匹配，脈沖壓縮部分將無法實(shí)現(xiàn)實(shí)時(shí)處理。通過綜合考慮，采用頻域匹配濾波方法實(shí)現(xiàn)數(shù)字脈壓。

在頻域上進(jìn)行匹配濾波，其基本原理是先用快速傅立葉變換（FFT）計(jì)算出數(shù)字回波信號(hào)的頻譜S（w），再將其與匹配濾波器的頻譜H（w）相乘，最后進(jìn)行快速傅利葉反變換（IFFT）得到脈沖壓縮結(jié)果。其過程由下式表示：

y（n）=IFFT[S（w）.H（w）]=IFFT{FFT[s（n）].FFT[h（n）]} （1） 其系統(tǒng)原理框圖如圖1所示：

圖1 頻域匹配濾波框圖

2 ADSP21xxx系列芯片結(jié)構(gòu)和功能

ADSP21160是AD公司推出的第一款SHARC二代芯片。它對(duì)2106x進(jìn)行了擴(kuò)充與完善，并采用了單指令多數(shù)據(jù)流（SIMD（Single Instruction Stream & Multiple Data Stream））的結(jié)構(gòu)，進(jìn)一步提高了并行處理的能力，使得該芯片具有較高的性能。21160的指令集是向下兼容的，也就是說21060的代碼不需要做任何改動(dòng)就可以運(yùn)行在21160上，同時(shí)21160還對(duì)指令集進(jìn)行了擴(kuò)充。

2.1 VisualDSP++的開發(fā)工具

VisualDSP++是基于Windows的高效的DSP軟件開發(fā)環(huán)境，它支持AD公司的開發(fā)DSP系列。VisualDSP++環(huán)境由一個(gè)集成開發(fā)環(huán)境（IDE）和一個(gè)調(diào)試器（Debugger）[合稱為IDDE（Integrated Development and Debugging Environment）]組成。利用IDDE界面我們可以自如的使用SHARC的代碼開發(fā)工具，也可以在這個(gè)界面上對(duì)工程進(jìn)行完全控制。

2.2 多處理器系統(tǒng)開發(fā)

單一處理器的處理能力總是有限的，在運(yùn)算量較大的系統(tǒng)中，一般需要將多個(gè)處理器按照一定的拓?fù)浣Y(jié)構(gòu)相連，構(gòu)成多處理器系統(tǒng)。試驗(yàn)中，可以采用具有強(qiáng)大的DSP處理功能的ADSP21160來對(duì)系統(tǒng)進(jìn)行并行處理，采用的硬件平臺(tái)是基于PCI總線的4片ADSP21160 SHSRC芯片構(gòu)成的并行處理系統(tǒng)。在此并行處理系統(tǒng)中，一般系統(tǒng)的每一個(gè)處理器都有自己可直接訪問的局部?jī)?nèi)存，這些片內(nèi)存儲(chǔ)器也允許別的處理器通過片間總線來訪問；另外，多處理機(jī)還共享公用的存儲(chǔ)單元。但通常片內(nèi)存儲(chǔ)器的訪問速度很快，片間存儲(chǔ)器及共享存儲(chǔ)器的訪問速度，由于通信接口的限制，一般速度較低。為解決這個(gè)問題，一方面可以借助ADSP21160 DSP芯片的高速鏈路口（100MB/s），另一方面，在并行算法設(shè)計(jì)和軟件編程中，盡量使用片內(nèi)存儲(chǔ)器，而減少非本地存儲(chǔ)單元的訪問。

3脈沖壓縮的軟件設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)設(shè)計(jì)要求，選定要實(shí)現(xiàn)的脈沖壓縮系統(tǒng)滿足下列指標(biāo)和參數(shù)：

根據(jù)技術(shù)指標(biāo)，由奈奎斯特定理要求，采樣頻率不小于40MHz。采樣點(diǎn)數(shù)是由采樣頻率和信號(hào)時(shí)寬決定的，當(dāng)系統(tǒng)參數(shù)為以上值時(shí)，采樣點(diǎn)數(shù)為512點(diǎn)（N = 經(jīng)過對(duì)程序的優(yōu)化，完成全部工作（C語言編程，采用DSP運(yùn)行時(shí)間庫(kù)完成FFT運(yùn)算）所用的指令周期為147K，全過程需要1.47ms，系統(tǒng)效率得到了很大提高，初步完成了雷達(dá)信號(hào)的實(shí)時(shí)處理要求。

程序在VisualDSP++環(huán)境中運(yùn)行，其脈沖壓縮的輸出波形結(jié)果如圖2所示。

4結(jié)論

ADSP21160是當(dāng)前較好支持多處理器并行處理的高性能DSP芯片，在以它為核心的并行處理機(jī)平臺(tái)上，通過程序設(shè)計(jì)，算法優(yōu)化，可以實(shí)現(xiàn)高速雷達(dá)信號(hào)的數(shù)字脈沖壓縮處理。

參考文獻(xiàn)

[1] 曾濤等.高速實(shí)時(shí)數(shù)字信號(hào)處理SHARC的原理及應(yīng)用.北京理工大出版社，2000.6.

[2] 吳敏淵等.ADSP系列數(shù)字信號(hào)處理器原理.電子工業(yè)出版社，2002.4.