基于CPLD的TMS320C6727B外設(shè)重疊地址空間解析方法的研究與實現(xiàn)

黃 璜，田 偉

（1.第二炮兵工程大學(xué)研究生管理大隊，西安710025；2.海軍航空工程學(xué)院訓(xùn)練部，山東煙臺264001）

TMS320C6727B（以下簡稱C6727）是TI 公司于2006年推出的單核高性能32/64bit浮點數(shù)字信號處理器，CPU 主頻可達(dá)300 MHz，處理能力達(dá)到1 800 M FLOPS，為專業(yè)音頻處理、通信基帶信號處理等領(lǐng)域的應(yīng)用提供了高性價比的解決方案。在硬件上，C6727 片載dMax DMA 數(shù)據(jù)傳輸引擎、3 組累計16 個通道的McASP專業(yè)音頻采集接口模塊、2個全雙工定時器、2個SPI全雙工同步串行端口、2組I2C兩線式串行總線模塊、1 組UHPI 通用主機(jī)接口、軟件可編程鎖相環(huán)電路等，為各類開發(fā)應(yīng)用提供了靈活多樣的硬件解決方案[1-5]；在軟件上，C6727 片載了384 k bit 掩模ROM，內(nèi)置Bootloader模塊、全功能DSP/BIOS實時多任務(wù)操作系統(tǒng)以及優(yōu)化的數(shù)字信號處理函數(shù)庫（DSPLIB），非常有利于信號處理軟件開發(fā)及其市場化。C6727 豐富的片載硬件與軟件資源，助推了其在音頻信號和通信基帶信號處理領(lǐng)域的廣泛應(yīng)用。

C6727 在設(shè)計上簡化了地址總線，其片載硬件資源都分配了固定的地址，片外擴(kuò)展的SDRAM 映射到0x80000000 的地址空間，片外擴(kuò)展的Flash 映射到0x90000000 的地址空間，讀寫控制非常便捷；但用戶擴(kuò)展的其他外設(shè)器件，需要通過外圍邏輯電路對地址空間進(jìn)行解析，否則無法實現(xiàn)對外圍器件的片選控制和端口訪問。針對這一問題，本文提出了一種基于CPLD的重疊地址空間解析方法，可滿足大量外設(shè)、外設(shè)大量地址段的地址空間解析需求。

1 C6727的地址空間分配

C6727 的地址總線寬度為32bit。其中，從0x00000000～0x0005FFFF 的384 k bit 空間映射為片內(nèi)的ROM區(qū)域，用于內(nèi)置啟動加載器、固化DSP函數(shù)庫等；從0x10000000～0x1003FFFF的256 k bit空間映射為片內(nèi)RAM，用于應(yīng)用程序運行時的程序或數(shù)據(jù)存儲；從0x80000000～0x8FFFFFFF的地址空間，映射到外部SDRAM，用于用戶外擴(kuò)隨機(jī)存儲器，以滿足應(yīng)用程序運行時的程序或數(shù)據(jù)存儲需求；從0x90000000～0x9FFFFFFF 的地址空間，映射到外部Flash區(qū)域，用于存儲用戶程序；從0xF0000000以后的地址空間映射為EMIF控制寄存器。

訪問0x80000000～0x8FFFFFFF 和0x90000000～0x9FFFFFFF 地址空間時，通過EM_CS0 和EM_CS1控制引腳，分別選通SDRAM 和FLASH 區(qū)域。C6727訪問外設(shè)（不含SDRAM和FLASH，下同）的地址僅有A0～A11引腳12條，訪問地址空間為4k。C6727通過配置行選通地址、列選通地址、存儲區(qū)地址等EMIF相關(guān)的控制引腳，實現(xiàn)對SDRAM 8bit、16bit 或32bit 讀寫。訪問Flash 地址空間可通過C6727 相關(guān)寄存器配置數(shù)據(jù)總線寬度為8bit或16bit，但有關(guān)的控制引腳僅EM_CS1、12條地址線和EM_BA0，無法滿足當(dāng)前主流Flash的256kbit（18條地址線）以上地址空間的訪問需求，因而訪問Flash時，需要借助UHPI的通用引腳，將其高位地址映射到C6727 通用引腳輸出至Flash 高位地址線，從而實現(xiàn)對Flash的訪問。

圖1為C6727擴(kuò)展SDRAM和Flash的典型連接方法[6]。在圖1 中，設(shè)定Flash 的數(shù)據(jù)總線寬度為16bit。DSP 系統(tǒng)地址對應(yīng)的數(shù)據(jù)總線寬度默認(rèn)為8bit，讀寫數(shù)據(jù)總線寬度為16bit 的異步器件時，地址將以2 遞進(jìn)；同時，本文中采取了C6727 的BA[0]接入Flash 的A0引腳，這2個因素相當(dāng)于地址總線左移2bit。因此，C6727分配的外設(shè)地址，映射到C6727地址總線A0～A11 的狀態(tài)，需要右移2bit 才能與之引腳狀態(tài)一一對應(yīng)。這一問題易出錯、易忽略，經(jīng)常導(dǎo)致硬件調(diào)試失敗，需要特別引起重視。

圖1 C6727擴(kuò)展SDRAM和FLASH的連接圖Fig.1 Extended SDRAM and FLASH Interface for C6727

2 外圍器件地址空間的設(shè)計與解析

SDRAM 區(qū)域的地址空間在程序運行時訪問頻繁，而Flash 地址空間僅在系統(tǒng)上電時程序搬移使用。因此，將外設(shè)地址配置在Flash 的地址空間。直接分配0x90000000～0x9FFFFFFF 地址空間會造成Flash和外設(shè)間地址重疊，因而需配置一條C6727通用引腳作為控制信號，通過CPLD邏輯譯碼電路，選通外圍器件的片選信號，實現(xiàn)外設(shè)重疊地址空間的解析。

2.1 外設(shè)地址空間的設(shè)計

在訪問Flash期間，需要通過UHPI引腳輸出其高地址。由此，可通過另外配置的一條通用引腳作為開關(guān)信號，在其為低電平時，控制UHPI 引腳輸出Flash高位地址；反之，則不輸出Flash 高位地址，此時映射的地址空間為外設(shè)地址空間。按照這種設(shè)計思路，選擇通用引腳AXR1[2]作為Flash 和外設(shè)地址空間的開關(guān)控制信號，重新分配后的地址空間如圖2所示。

由此可見，CPLD譯碼邏輯電路，可根據(jù)AXR1[2]的狀態(tài)，選擇是否對外設(shè)地址空間譯碼?？紤]到不同類外設(shè)對地址空間數(shù)量需求的不同，為確保系統(tǒng)設(shè)計的足夠冗余，一般選擇高位地址線作為外設(shè)的片選邏輯控制信號，低位地址線不做限制，這樣即可確保外設(shè)具有足夠的地址空間選擇余量。本文以A8~A11共計4 條地址線，作為CPLD 的片選控制邏輯，結(jié)合AXR1[2]的狀態(tài)，實現(xiàn)對外設(shè)片選信號的選通。外設(shè)帶有地址線時，可用DSP 的地址總線直接接入外設(shè)。外設(shè)地址的最終確定，還與C6727配置的異步數(shù)據(jù)總線寬度、Flash 的A0 地址線是否接入C6727 的存儲器選擇區(qū)BA0 有關(guān)。以下分析說明幾款典型需求對應(yīng)的地址空間配置。

圖2 地址映射分布圖Fig.2 Address mapping distribution

2.1.1 通用串口控制器

通用異步串行通信（UART）作為一種靈活方便、簡單可靠的通信方式，在各類嵌入式系統(tǒng)中應(yīng)用廣泛。TL16C752B 是TI 公司推出的新型通用異步串行通信協(xié)議芯片，可與TI 系列的DSP 直接接口。TL16C752B 有A、B 2 個通道，每個通道有16 個寄存器，寄存器之間的讀寫可通過線路狀態(tài)寄存器LCR進(jìn)行2次尋址。因此，每個通道只需分配8個地址，利用3 條地址線即可實現(xiàn)對TL16C752B 的完全控制[7-8]。假設(shè)A8~A11 的狀態(tài)為“1010”時，TL16C752B 的A 通道被選通，B通道的分析與A通道類似，此處不做過多說明。C6727引腳狀態(tài)及連接圖如表1所示。

表1 TL16C752B接入C6727的管腳及連接分配Tab.1 Pins and collection distribution for the collecting TL16C752B to C6727

由于C6727 配置外設(shè)數(shù)據(jù)總線寬度為16bit 及BA0 接入Flash 的A0 引腳因素，生成的地址總線需要左移2bit，因而作為選通TL16C752B A 通道的基地址應(yīng)該為0x90000A00（無關(guān)引腳取默認(rèn)狀態(tài)0）。首位9表示將地址映射到CE1 空間，使EM_CE1 有效。TL16C752B A通道的8個寄存器地址為：

表2 TL7528C接入C6727的管腳及連接分配Tab.2 Pins and collection distribution for the collecting TL7528C to C6727

2.1.2 D/A轉(zhuǎn)換芯片

TL7528C是TI推出的專用D/A芯片，用于將數(shù)字信號高速轉(zhuǎn)換為模擬信號輸出，被廣泛應(yīng)用于接收信號數(shù)字AGC控制中。該芯片有A、B 2個通道，在其片選信號CS有效情況下，由其地址線A0控制選通A通道或B 通道；A、B 通道公用8 位的數(shù)據(jù)總線，可由C6727 的數(shù)據(jù)總線直接接入。同樣，利用C6727 的A8~A11控制TL7528C的片選信號CS，C6727的A0管腳控制TL7528C 的A、B 通道。假設(shè)A8~A11 的狀態(tài)為“1011”時，TL7528C 的片選信號有效，則其對應(yīng)的引腳狀態(tài)及連接圖如表2所示。

因此，作為選通TL7528C 通道的基地址應(yīng)該為0x90000D00。TL7528C A、B通道的地址分別為：

式（2）中：x=0 代表選通A 通道，x=1 代表選通B 通道。

按照以上方法，即可設(shè)計各類型外設(shè)的地址空間，在用戶應(yīng)用程序中可利用設(shè)計的地址值對外設(shè)進(jìn)行讀寫操作。

2.2 重疊地址解析

為外設(shè)分配好地址空間后，需要利用CPLD 對采集的地址信號和C6727 的控制信號進(jìn)行邏輯運算，輸出外設(shè)的片選信號，從而實現(xiàn)對重疊地址的解析。重疊地址解析算法主要包括以下2個流程：

1）根據(jù)相關(guān)的控制信號，對控制地址A8~A11 和控制信號AXR1[2]、EM_CE1 進(jìn)行譯碼。采用4-16 譯碼器實現(xiàn)相關(guān)的控制邏輯[9-12]，對應(yīng)的CPLD實現(xiàn)代碼如下：

CSL 為定義的16 位信號向量，用于4-16 譯碼使用；ALLEXCE<=EM_CE1 or（NOT AXR1[2]），即在訪問CE1地址空間、且訪問外設(shè)空間（AXR1[2]=1）時，才執(zhí)行以上代碼；DSP_ADDR代表A8~A11 4條地址線，可輸出16個外設(shè)的片選信號。如果外設(shè)數(shù)量多，可進(jìn)一步增加譯碼的高位地址線。

2）對譯碼信號進(jìn)行識別，選擇合適的外設(shè)，輸出其控制片選信號或其他類型信號。

針對2.1中的地址分布，分別輸出片選信號：

針對外接Flash，其高位地址信號輸出為：

設(shè)Flash 高位地址輸出允許的地址為0x9000800；SysRst 為系統(tǒng)復(fù)位信號，DSP_WEn 為對外設(shè)的寫操作信號；對應(yīng)的6條高位地址線與FA（5 DOWNTO 0）相連。

2.3 控制邏輯與訪問程序的實現(xiàn)

用戶的應(yīng)用程序訪問外設(shè)時，根據(jù)解析重疊地址要求，需要在程序中設(shè)定參數(shù)訪問外設(shè)的條件控制、外設(shè)地址訪問控制等，并在C6727數(shù)據(jù)總線上輸出相關(guān)的讀寫信號。訪問外設(shè)時要求設(shè)置AXR1[2]為高電平狀態(tài)（默認(rèn)情況下該管腳為低電平，表示不訪問外設(shè)），可通過下述FlashEnable（unsigned char flag）函數(shù)實現(xiàn)，即在flag 為0 時，通過配置UHPI 中AXR1[2]引腳為通用類型輸出引腳，并輸出0，反之輸出1，即可實現(xiàn)在AXR1[2]引腳上輸出0或1。

利用地址對外設(shè)進(jìn)行訪問時，可預(yù)定義需要訪問的外設(shè)寄存器地址，并在該地址上輸入或輸出地址值。如預(yù)定義TL16C752B A 通道中斷使能寄存器IER 的地址，對應(yīng)TL16C752B 的A2~A0 狀態(tài)為001 的代碼為：

#define TL16C752B_IER_REG 0x90000A000+4

向IER寫值regval時，先調(diào)用FlashEnable（）函數(shù)，在AXR1[2]引腳上輸出高電平，進(jìn)而使用下列代碼：

在向IER 賦值時，通過定義TL16C752B_IER_REG 指針在0x90000000 范圍內(nèi)，使得EM_CE1 有效；地址中的0xA00 使得TL16C752B A 通道片選信號有效，地址中的4 使得在C6727 的地址信號A2~A0 上輸出001。此時，即達(dá)到訪問TL16C752B A 通道的IER寄存器的條件，數(shù)據(jù)總線上的regval 值即送出達(dá)到IER 寄存中，實現(xiàn)了對IER 的寫操作。對外設(shè)其他寄存器或端口的操作類似，本文不做過多說明。

3 結(jié)束語

通過在C6727 開發(fā)板上硬件測試，本文提出的重疊地址解析方法，可同時滿足TL16C752B、TL7528C、LCD、外部開關(guān)狀態(tài)信息采集或輸出等需求，驗證了本文提出的重疊地址解析實現(xiàn)外設(shè)訪問控制方法的可行性。同時，針對外設(shè)數(shù)量多的問題，本文提出的該方法可進(jìn)一步進(jìn)行擴(kuò)展，在降低外設(shè)寄存器或端口地址空間數(shù)量情況下，提高控制外設(shè)片選信號的寬度，提高控制外設(shè)的數(shù)量。當(dāng)外設(shè)數(shù)量擴(kuò)展到32 時，外設(shè)寄存器或端口地址空間可達(dá)128，對于工程應(yīng)用而言，32 個外設(shè)控制和每個外設(shè)128個端口地址能滿足各類復(fù)雜應(yīng)用需求。

[1] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x CPU and instruction ser reference guide[K]. Texas：Texas Instruments，2006.

[2] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x DSP serial peripheral interface（SPI）reference guide[K].Texas：Texas Instruments，2006.

[3] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x DSP multichannel audio serial port（McASP）reference guide[K].Texas：Texas Instruments，2006.

[4] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x DSP dual data movement accelerator（dMAX）reference guide[K].Texas：Texas Instruments，2006.

[5] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x DSP software-programmable phase-locked loop（PLL）controller reference guide[K].Texas：Texas Instruments，2006.

[6] TEXAS INSTRUMENTS INCORPORATED. TMS320-C672x DSP external memory interface（EMIF）User's Guide[K].Texas：Texas Instruments，2006.

[7] TEXASINSTRUMENTSINCORPORATED.TL16C752B data sheet[K].Texas：Texas Instruments，2006.

[8] 劉偉，魏芹芹，王偉.TMS320C672x 系列DSP 原理與應(yīng)用[M].北京：北京航空航天大學(xué)出版社，2008：398-405.

LIU WEI，WEI QINQIN，WANG WEI. Principle and application for TMS320C672x[M]. Beijing：Beihang University Presess，2008：398-405.（in Chinese）

[9] 張龍浩，祝懷標(biāo)，譙艷.CPLD 和MSP430 單片機(jī)在導(dǎo)波雷達(dá)物位計中的應(yīng)用[J].電子設(shè)計工程，2012，20（21）：142-144.

ZHANG LONGHAO，ZHU HUAIBIAO，QIAN YAN.Application of CPLD and MSP430 MCU in guided wave radar level meter[J]. Electronic Design Engineering，2012，20（21）：142-144.（in Chinese）

[10]張艷梅，茍銳鋒，楊曉平，等.DSP+CPLD在級聯(lián)H橋配電網(wǎng)靜止同步補(bǔ)償器的應(yīng)用[J].南方電網(wǎng)技術(shù)，2012，6（6）：74-76.

ZHANG YANMEI，GOU RUIFENG，YANG XIAOPING，et al.The application of DSP+ CPLD in static synchronous compensator of cascade H bridge contribution network[J]. Southern Power System Technology，2012，6（6）：74-76.（in Chinese）

[11]董超，朱軍，史勃.DSP 人機(jī)接口技術(shù)研究[J].機(jī)械設(shè)計與制造，2012（11）：174-176.

DONG CHAO，ZHU JUN，SHI BO. Research on DSP HMI technology[J]. Machinery Design & Manufacture，2012（11）：174-176.（in Chinese）

[12]竇亞力，徐向前，張公全，等.基于ARM9+CPLD的嵌入式數(shù)據(jù)采集系統(tǒng)在PFN 中的應(yīng)用[J]. 電子測量技術(shù)，2012，35（12）：81-86.

DOU YALI，XU XIANGQIAN，ZHANG GONGQUAN，et al.Application of an embedded data acquisition system based on ARM9 plus CPLD in PFN[J]. Electronic Measurement Technology，2012，35（12）：81-86.（in Chinese）