三維芯片中TSV鏈式冗余修復(fù)電路的設(shè)計與實現(xiàn)＊

袁 強，趙振宇，竇 強，李 鵬，劉海斌

（國防科學(xué)技術(shù)大學(xué)計算機學(xué)院，湖南長沙410073）

YUAN Qiang，ZHAO Zhen－yu，DOU Qiang，LI Peng，LIU Hai－bin

（College of Computer，National University of Defense Technology，Changsha 410073，China）

1 引言

隨著超大規(guī)模集成電路的快速發(fā)展及應(yīng)用要求的不斷提高，傳統(tǒng)的二維平面集成電路芯片在集成規(guī)模、速度和功耗等方面已經(jīng)遇到發(fā)展瓶頸，迫切需要引入新型器件、新型工藝來滿足更高要求。三維集成技術(shù)的出現(xiàn)使得這些問題的解決成為可能。硅通孔TSV（Through Silicon Via）［1］作為三維芯片中不同層之間的垂直互連結(jié)構(gòu)，具有高密度、低功耗、高帶寬等特點。采用TSV技術(shù)不僅能提供大量的互連資源、有效地降低延時和功耗，而且能避免相關(guān)的成本、設(shè)計復(fù)雜度增加等問題，使得摩爾定律繼續(xù)適應(yīng)于集成電路的發(fā)展，甚至可以超越摩爾定律。

然而當(dāng)前的TSV技術(shù)還未完全成熟，在TSV制作或晶圓綁定過程中會出現(xiàn)一些失效TSV，這些失效TSV會導(dǎo)致由其互連的模塊失效甚至整個三維芯片的失效，這會降低芯片的良品率［2］，帶來巨大的成本開銷。因此，采用具有修復(fù)失效TSV功能的設(shè)計對提高三維芯片的良品率和降低芯片成本都具有極大的幫助。

目前國內(nèi)外已經(jīng)有很多研究機構(gòu)和芯片廠商關(guān)注三維芯片中TSV可靠性研究并做了大量相關(guān)的工作，較為突出的有IBM、IMEC、MIT、Duke大學(xué)、ITRI、清華大學(xué)和合肥工業(yè)大學(xué)等，他們的研究主要集中在冗余修復(fù)結(jié)構(gòu)上面。文獻［3］提出了一種雙倍TSV冗余結(jié)構(gòu)，該結(jié)構(gòu)雖然修復(fù)率較高但面積開銷很大，且相鄰TSV之間的信號易產(chǎn)生串?dāng)_。文獻［4］提出了TSV鏈式冗余結(jié)構(gòu)，通過將多個TSVs劃分并互連為一條鏈，同時在每條鏈上增加一個冗余TSV，實現(xiàn)多個TSV共用一個冗余TSV來進行故障修復(fù)。文獻［5］在文獻［4］的基礎(chǔ)上進行了改進，兩者原理基本相同，只是為了減少信號移位帶來的時序影響，在TSV兩端加入了兩個緩沖器（Buffer）。文獻［6，7］分別提出了多鏈式的冗余結(jié)構(gòu)和基于交叉開關(guān)的鏈式冗余結(jié)構(gòu)。兩種結(jié)構(gòu)都是采用將多個TSVs劃分成一條TSV鏈，然后增加冗余TSV進行冗余修復(fù)，但它們都存在每次只能修復(fù)單條TSV鏈中的一個失效TSV的不足。針對這一不足，通過對TSV失效率的分析和預(yù)估，在綜合考慮了修復(fù)率和面積開銷（多路選擇器MUX、冗余電路）等因素之后，本文提出了一種基于TSV鏈式結(jié)構(gòu)的單/雙冗余修復(fù)電路結(jié)構(gòu)，能夠在單條TSV鏈上同時修復(fù)一個或兩個失效TSV，并進行了冗余修復(fù)電路的設(shè)計與實現(xiàn)，通過實驗說明了其功能的正確性，根據(jù)失效率預(yù)估表也表明該結(jié)構(gòu)具有較高的修復(fù)率。

2 TSV失效分析

TSV是三維芯片中引入的新型互連結(jié)構(gòu)，它在傳統(tǒng)的二維芯片中并不存在。因此，需要考慮三維芯片的制作或加工處理過程中是否會產(chǎn)生TSV故障，這些故障是否會引起TSV失效，以及如何去統(tǒng)計TSV失效分布等，這些都是值得研究的課題。

2.1 TSV失效原因

目前，受限于TSV制作和芯片封裝工藝，TSV失效主要由絕緣層短路、凸點開路和延遲故障三種缺陷引起。

在綁定前TSV的制作過程中，絕緣層生長瑕疵和側(cè)壁裂痕、綁定材料電阻變化等都可能造成TSV缺陷，導(dǎo)電銅注入不均，易產(chǎn)生空隙造成TSV開路缺陷。晶圓綁定階段，綁定壓力過大容易造成TSV斷裂或裂紋，綁定層表面氧化或污染等都可能造成TSV失效。晶圓堆疊時，由于TSV直徑非常?。?μm～5μm），不易全部準確地對準，可能會造成大量的TSV失效，相鄰TSV之間的信號干擾是造成串?dāng)_故障的主要原因。綜合以上分析，如圖1所示為IMEC（Interuniversity Microelectronics Center）提供的產(chǎn)生失效TSV的可能情況［8］。

Figure 1 Reasons of producing failure TSV from IMEC圖1 產(chǎn)生失效TSV的原因（IMEC）

2.2 TSV失效率分析

由于三維芯片結(jié)構(gòu)可以應(yīng)用于多核處理器、片上網(wǎng)絡(luò)NoC（Network on Chip）、IP模塊等各種不同設(shè)計，因此三維芯片各層的TSV數(shù)量規(guī)模一般不同，少則成百，多則上萬。據(jù)相關(guān)研究［9］表明：現(xiàn)今封裝工藝下，單個TSV的失效率大約為10－4～10－5。假設(shè)相鄰TSV之間的失效是相互獨立的，由二項分布概率公式可得：

其中，F(xiàn)為三維芯片中單個TSV的失效率；N為三維芯片中TSV總數(shù)；Pf＿tsv＿n為三維芯片中出現(xiàn)n個TSV失效時的概率。同理，可以得到三維芯片的整體修復(fù)率，即：

P（Sm）為不采用任何冗余方案時，整個三維芯片中失效TSV數(shù)≤m時的修復(fù)率。根據(jù)公式（1）和公式（2）可計算出三維芯片中TSV數(shù)量規(guī)模分別為500、1 000、4 000、8 000、10 000時，整個三維芯片中失效TSV數(shù)n≤2時的修復(fù)率P（S2），使用Matlab工具計算，其結(jié)果分別如表1、表2所示。

Table 1 The P（S2）of failure TSV number≤2 in whole 3D chip when not using any redundancy scheme and the failure of single TSV is 10－5表1 當(dāng)單個TSV的失效率為10－5時，整個三維芯片中失效TSV數(shù)n≤2時的修復(fù)率P（S2）（不采用任何冗余方案）

Table 2 The P（S2）of failure TSV Number≤2 in whole 3D chip when not using any redundancy scheme and the failure of single TSV is 10－4表2 當(dāng)單個TSV的失效率為10－4時，整個三維芯片中失效TSV數(shù)n≤2時的修復(fù)率P（S2）（不采用任何冗余方案）

由表1和表2可知，在三維芯片中，隨著失效TSV數(shù)量n的變化，其所影響芯片的整體修復(fù)率也各不相同。其中“＊”表示該值非常小，可忽略不計。

由此可見，可以根據(jù)三維芯片內(nèi)的TSV總數(shù)來預(yù)估失效TSV的個數(shù)。例如，假設(shè)單個TSV的失效率為10－4時，當(dāng)TSV數(shù)量規(guī)模N為4 000時，所確定的失效TSV個數(shù)n為2，因此只要確保能修復(fù)這兩個失效TSV，就可以使三維芯片的整體修復(fù)率至少達到99.21%。

3 TSV鏈式冗余修復(fù)結(jié)構(gòu)

3.1 TSV鏈式單冗余修復(fù)結(jié)構(gòu)

TSV鏈式單冗余結(jié)構(gòu)是指將三維芯片中的多個TSVs互連成一條鏈，單條TSV鏈式上只增加一個冗余TSV的鏈式結(jié)構(gòu)。

三維堆疊芯片中相鄰堆疊層結(jié)構(gòu)圖如圖2所示，TSV＿1、TSV＿2、TSV＿3、…、TSV＿N－1、TSV＿N分別代表TSV鏈式上從右到左的各個信號TSV，每個信號TSV兩端分別增加一個二選一多路選擇器（MUX2）；TSV＿R代表增加的冗余TSV，其兩端不需增加MUX2，且第一個信號TSV輸入端可以節(jié)省一個MUX2，當(dāng)TSV正常時，MUX2選擇0端口傳輸信號，當(dāng)TSV失效時，MUX2選擇1端口傳輸信號，圖2中的實線和虛線分別表示TSV正常和失效時的傳輸路徑。

Figure 2 Sketch map of single－redundancy TSV chain structure圖2 TSV鏈式單冗余結(jié)構(gòu)示意圖

當(dāng)該結(jié)構(gòu)工作時，三維芯片上下層模塊之間的功能信號通過MUX2進行選擇傳輸，MUX2的選擇是由修復(fù)控制電路決定的。其工作原理為：通過芯片測試后得到TSV鏈上的每個信號TSV失效情況及其故障定位，產(chǎn)生控制信號去控制修復(fù)電路對TSV鏈進行冗余修復(fù)。當(dāng)其中某個信號TSV失效時，利用控制信號將通過故障TSV的初始信號轉(zhuǎn)移到相鄰無故障的TSV中傳輸。以此類推，直到該TSV鏈式結(jié)構(gòu)的最后一個初始TSV信號轉(zhuǎn)移到備用的冗余TSV中進行傳輸，使得故障TSV能夠修復(fù)。

如圖3所示為TSV鏈式單冗余修復(fù)結(jié)構(gòu)的控制電路，T1、T2、T3、…、TN－1、TN分別表示TSV鏈式中經(jīng)芯片測試后產(chǎn)生的各個TSV控制信號。SN表示MUX2的控制信號輸入，根據(jù)信號傳輸路徑可以推導(dǎo)出控制信號的表達式如（3）所示：

Figure 3 Control circuit structure of single－redundancy TSV chain圖3 TSV鏈式單冗余結(jié)構(gòu)的控制電路圖

3.2 TSV鏈式雙冗余修復(fù)結(jié)構(gòu)

TSV鏈式雙冗余結(jié)構(gòu)是指將三維芯片中的多個TSVs互連成一條鏈，單條TSV鏈上增加兩個冗余TSV的鏈式結(jié)構(gòu)。

如圖4所示，該結(jié)構(gòu)是基于TSV鏈式單冗余修復(fù)結(jié)構(gòu)進行的改進設(shè)計，通過在一條鏈上增加兩個TSV，然后采用三選一多路選擇器（MUX3）來控制TSV信號傳輸路徑。其主要思想類似于TSV鏈式單冗余修復(fù)結(jié)構(gòu)，同樣是將通過故障TSV的信號轉(zhuǎn)移到相鄰無故障的TSV中進行傳輸，以此完成故障TSV的修復(fù)。然而，對于TSV鏈式雙冗余修復(fù)結(jié)構(gòu)，其不僅要能夠修復(fù)TSV鏈上單個TSV失效，而且還需要修復(fù)TSV鏈中兩個TSV同時失效的情況。顯然這將增加修復(fù)電路的復(fù)雜性，同時給設(shè)計帶來挑戰(zhàn)。

綜合考慮以上因素，本文設(shè)計出了TSV鏈式雙冗余修復(fù)電路結(jié)構(gòu)，其工作原理：當(dāng)信號TSV都無故障時，MUX3選擇00端口傳輸信號；當(dāng)有一個TSV失效時，MUX3選擇11端口傳輸信號；當(dāng)有兩個TSV同時失效時，MUX3選擇10端口傳輸信號。如圖4所示，當(dāng)TSV鏈中信號TSV出現(xiàn)故障時，其右邊無故障的信號TSV將按實線正常傳輸信號，而通過故障TSV的信號將會依次轉(zhuǎn)移到左邊無故障的TSV中進行傳輸（虛線標識路徑）。

TSV鏈式雙冗余修復(fù)結(jié)構(gòu)的控制電路如圖5所示。

Figure 5 Control circuit structure of dual－redundancy TSV chain圖5 TSV鏈式雙冗余結(jié)構(gòu)的控制電路圖

T1、T2、T3、…、TN－1、TN分別代表控制電路的輸入端口（芯片測試后產(chǎn)生），SaN、SbN為MUX3的使能控制端口（如圖6所示），根據(jù)TSV的失效情況及傳輸路徑，可以推導(dǎo)出MUX3的使能控制信號SaN、SbN表達式分別如公式（4）和公式（5）所示：

Figure 4 Sketch map of dual－redundancy TSV chain structure圖4 TSV鏈式雙冗余結(jié)構(gòu)示意圖

如圖6所示為MUX3的內(nèi)部電路結(jié)構(gòu)，當(dāng)SaNSbN＝00時，表示TSV沒有故障時的信號傳輸路徑端口；當(dāng)SaNSbN＝11時，表示有一個失效TSV時的信號傳輸路徑端口；當(dāng)SaNSbN＝10時，表示有兩個失效TSV時的信號傳輸路徑端口。

Figure 6 Internal circuit structure of MUX3圖6 MUX3的內(nèi)部電路結(jié)構(gòu)

MUX3由兩個MUX2構(gòu)成，MUX2的內(nèi)部電路結(jié)構(gòu)如圖7所示。該結(jié)構(gòu)相比而言面積開銷較小，延時較優(yōu)。

Figure 7 Internal circuit structure of MUX2圖7 MUX2的內(nèi)部電路結(jié)構(gòu)

4 仿真與分析

4.1 單冗余仿真實驗

本實驗基于典型的兩層堆疊三維芯片，利用Virtuoso和HSPICE工具，選取的TSV鏈中信號TSV數(shù)量都為4，分別進行TSV鏈式單冗余修復(fù)電路仿真和雙冗余修復(fù)電路仿真實驗。其主要的單冗余修復(fù)電路如圖8所示，由于業(yè)界目前沒有統(tǒng)一的TSV模型標準，本文實驗在不影響設(shè)計目標的前提下，TSV采用傳輸門結(jié)構(gòu)（如圖9所示），當(dāng)TSV正常時，傳輸門導(dǎo)通，當(dāng)TSV失效時，傳輸門關(guān)閉。傳輸門的控制信號同樣由T＿1、T＿2、T＿3、T＿4、T＿5控制，當(dāng)它們?yōu)?時導(dǎo)通，相反為1時關(guān)閉。

Figure 9 Internal circuit structure of TSV圖9 TSV的內(nèi)部電路結(jié)構(gòu)

利用HSPICE進行仿真，當(dāng)施加給TSV鏈上四個信號in〈1〉、in〈2〉、in〈3〉、in〈4〉輸入電壓波形如圖10所示，遍歷TSV無故障及有一個失效的情況下，其輸出仿真結(jié)果如圖11所示。從圖11中可以看到模擬輸出電壓結(jié)果out〈1〉、out〈2〉、out〈3〉、out〈4〉與輸入電壓波形功能一致，圖中出現(xiàn)了一定的延時及電壓降（0.9 V～0.899 998 V），主要是由于控制電路為組合邏輯，這驗證了電路功能的正確性。

Figure 8 Single－redundancy circuit structure of TSV chain with 4 signal TSVs圖8 含4個信號TSV的TSV鏈式單冗余電路結(jié)構(gòu)

4.2 雙冗余仿真實驗

Figure 10 Input simulation wave chart of single－redundancy TSV chain structure圖10 TSV鏈式單冗余結(jié)構(gòu)仿真輸入波形圖

Figure 11 Output simulation wave chart of single－redundancy TSV chain structure圖11 TSV鏈式單冗余結(jié)構(gòu)仿真輸出波形圖

Figure 12 Dual－redundancy circuit structure of TSV chain with 4 signal TSV圖12 含4個信號TSV的TSV鏈式雙冗余電路結(jié)構(gòu)

實驗基于四個信號TSV、兩個冗余TSV進行鏈式冗余結(jié)構(gòu)設(shè)計，其雙冗余修復(fù)電路如圖12所示。芯片測試后經(jīng)過測試電路中的掃描鏈掃描出串行的測試數(shù)據(jù)，如0100010、000001等，這時需要將其通過串轉(zhuǎn)并電路2（圖13所示），將串行輸入轉(zhuǎn)換為并行輸出并以此作為冗余控制電路的輸入，測試數(shù)據(jù)Test＿Data經(jīng)過CLK和使能EN端控制，前五拍處于保持狀態(tài)，在第六拍進行并行輸出；同時Test＿Data需要從Die1傳輸?shù)紻ie2，在設(shè)計時采用Double TSV結(jié)構(gòu)，確保了信號傳輸?shù)目煽啃浴?/p>

Figure 13 Internal structure of series transform parallel circuit圖13 串轉(zhuǎn)并電路的內(nèi)部結(jié)構(gòu)

值得注意的是，由于控制電路為組合邏輯，它不具有存儲記憶功能，設(shè)計中通過門控時鐘控制時鐘CLK的工作通斷，不僅可以降低功耗，而且還可以使觸發(fā)器中的數(shù)據(jù)保持不變。同理，圖8中的串轉(zhuǎn)并電路1，設(shè)計時只需要五個DFF和五個AND2門便可構(gòu)成。

利用HSPICE進行仿真，TSV鏈上四個輸入信號in〈1〉、in〈2〉、in〈3〉、in〈4〉的輸入和輸出波形如圖14所示，當(dāng)遍歷TSV無故障、有一個TSV失效、有兩個TSV同時失效時的所有情況下，其輸出仿真結(jié)果如圖14所示，通過對比輸入和輸出波形可以看出，控制電路功能正確，且達到預(yù)期的修復(fù)目的。此外，本實驗中未使用的MUX3端口統(tǒng)一接地處理。

5 結(jié)束語

本文提出了一種針對三維芯片中失效TSV的鏈式雙冗余修復(fù)方案，并對TSV鏈式單冗余/雙冗余修復(fù)電路進行了設(shè)計與功能實現(xiàn)。該方案基于TSV鏈式單冗余結(jié)構(gòu)，通過多增加一個冗余TSV來完成兩個故障TSV的修復(fù)；此外，TSV鏈式雙冗余還考慮到其中一個冗余TSV失效的情況，并能對其進行修復(fù)。實驗結(jié)果表明，該冗余修復(fù)電路功能正確，同時通過邏輯門的復(fù)用，降低了控制電路的面積開銷，根據(jù)失效率估算統(tǒng)計表可知，該結(jié)構(gòu)可以使三維芯片整體修復(fù)率達到91.97%以上，從而提高了芯片的成品率并確保了芯片的高可靠性。

Figure 14 Input and output simulation wave chart of dual－redundancy TSV chain structure圖14 TSV鏈式雙冗余結(jié)構(gòu)仿真輸入和輸出波形圖

［1］ Banerjee K，Souri S J，Saraswat K C，et al.3－D ICs：A novel chip design for improving deep－submicrometer interconnect performance and systems－on－chip integration［J］.Proc of the IEEE，2001，89（5）：602－633.

［2］ Xu Qiang，Li Jiang，Eklow B，et al.Yield enhancement for 3D－stacked ICs：Recent advances and challenges［C］∥Proc of Asia South Pacic Des Autom Conference，2012：731－737.

［3］ Lung Chiao－ling，Chien Jui－h(huán)ung，Shi Yi－yu，et al.TSV faulttolerant mechanisms with application to 3D clock networks［C］∥Proc of SoC Design Conference（ISOCC），2011：127－130.

［4］ Loi I，Mitra S，Lee T H，et al.A low－overhead fault tolerance scheme for TSV－based 3D network on chip links［C］∥Proc of the IEEE/ACM International Conference on CAD，2008：598－602.

［5］ Hsieh A－C，Hwang T－T，Chang M－T，et al.TSV redundancy：Architecture and design issues in 3D IC［C］∥Proc of IEEE/ACM Design，Automation，and Test in Europe，2010：166－171.

［6］ Wang Wei，Dong Fu－di，Chen Tian，et al.3D－SIC TSV faulttolerant scheme based on multi－chains［J］.Computer Engineering and Applications，2012，48（20）：75－80.（in Chinese）［7］ Wang Wei，Dong Fu－di，F(xiàn)ang Fang，et al.Multi－chain type configurable fault－tolerant scheme in 3D－SIC［J］.Electronic Measurement and Instrument，2012，26（2）：126－131.（in Chinese）

［8］ Noia B.Pre－bond and post－bond test solutions for 3D stacked ICs［Z］.Durham：Duke University，2012.

［9］ Miyakawa.A 3D prototyping chip based on a wafer－level stacking technology［C］∥Prcoc of Design Automation Conference，2009：416－420.

附中文參考文獻：

［6］ 王偉，董福弟，陳田，等.一種多鏈式結(jié)構(gòu)的3D－SIC過硅通孔（TSV）容錯方案［J］.計算機工程與應(yīng)用，2012，48（20）：75－80.

［7］ 王偉，董福弟，方芳，等.3D－SIC中多鏈式可配置容錯結(jié)構(gòu)［J］.電子測量與儀器學(xué)報，2012，26（2）：126－131.