半浮柵晶體管將引發(fā)芯片革命

最近，上海復旦大學微電子學院張衛(wèi)教授帶領的科研團隊，成功地研制出半浮柵晶體管 （SFGT： Semi-Floating-Gate Transistor），有望讓電子芯片的性能實現(xiàn)突破性的提升。該成果發(fā)表在2013年8月9日的《科學》雜志上，這也是我國科學家在 《科學》上發(fā)表的首篇有關微電子器件的研究論文。

金屬-氧化物-半導體場效應晶體管 （MOSFET）和浮柵晶體管是廣泛應用于當前主流芯片的兩種器件。前者是目前集成電路中最基本的器件，工藝的進步讓其尺寸不斷地縮小，功耗卻一直無法降低，低功率的隧穿場效應晶體管 （TFET）被認為是該器件發(fā)展的一大未來走向；后者多用于閃存 （U盤），優(yōu)點是即使斷電，其信息也不會丟失，但在寫入和擦除數(shù)據(jù)時，需要較高的操作電壓 （20 V左右），時間也較長 （微秒級）。隨著器件尺寸越來越接近其物理極限，業(yè)界越來越需要基于新結構和新原理的晶體管。

張衛(wèi)帶領的科研團隊嘗試把一個TFET和浮柵器件結合起來，構成了一種全新的 “半浮柵”結構的器件，被稱為半浮柵晶體管，它在降低功耗和提高性能這兩方面都取得了很大的突破。浮柵晶體管，是將電子隧穿過高勢壘 （接近8.9 eV）的二氧化硅絕緣介質；而半浮柵晶體管，則是將電子隧穿過低勢壘 （1.1 eV）的硅材料，其隧穿勢壘大大地降低。 “隧穿”是量子世界的常見現(xiàn)象，可以 “魔術般”地通過固體，好像擁有了穿墻術。 “隧穿”勢壘越低，相當于墻就越薄，器件隧穿所需的電壓也就越低。這種結構可以讓半浮柵晶體管的數(shù)據(jù)擦寫更容易、迅速，整個過程都可以在低電壓條件下完成，為實現(xiàn)芯片低功耗運行創(chuàng)造了條件。一個這樣的晶體管，功效和多個MOSFET相當。

作為一種新型的基礎器件，半浮柵晶體管可應用于不同的集成電路，并將對芯片設計與制造產(chǎn)生重要的推動作用。

a）它可以取代一部分靜態(tài)隨機存儲器 （SRAM）。SRAM是一種具有高速靜態(tài)存取功能的存儲器，多應用于中央處理器 （CPU）內(nèi)的高速緩存，對處理器性能起到?jīng)Q定性的作用。傳統(tǒng)的SRAM需用6個MOSFET晶體管才能構成一個存儲單元，集成度較低，占用面積大。半浮柵晶體管則可以單個晶體管構成一個存儲單元，存儲速度接近由6個MOSFET晶體管構成的存儲單元。因此，由半浮柵晶體管構成的SRAM單元面積更小，密度大約可提高10倍。

b）半浮柵晶體管還可以應用于動態(tài)隨機存儲器（DRAM）領域。DRAM廣泛地應用于計算機內(nèi)存，其基本單元為一個晶體管加一個電容的結構。由于電容需要保持一定的電荷量來有效地存儲信息，無法像MOSFET那樣持續(xù)地縮小尺寸。業(yè)界通常通過挖 “深槽”等手段，制造特殊結構的電容來縮小其占用的面積，但隨著存儲密度的提升，電容加工的技術難度和成本大幅度地提高。因此，業(yè)界一直在尋找可以用于制造DRAM的無電容器件技術，而半浮柵晶體管構成的DRAM無需電容器便可實現(xiàn)傳統(tǒng)DRAM的全部功能，不但成本大幅地降低，而且集成度更高，讀寫速度更快。

c）它還可以應用于主動式圖像傳感器芯片（APS）。傳統(tǒng)的圖像傳感器芯片需要用3個晶體管和一個感光二極管構成一個感光單元，而由單個半浮柵晶體管構成的新型圖像傳感器單元在面積上可以縮小20%以上。感光單元的密度提高，使圖像傳感器芯片的分辨率和靈敏度得到提升。

據(jù)估計，半浮柵晶體管作為一種基礎電子器件，在存儲和圖像傳感等領域的潛在應用市場規(guī)模達到300億美元以上。而且，由于半浮柵晶體管是一種基于標準硅CMOS工藝的微電子器件，兼容現(xiàn)有的主流硅集成電路制造工藝，因此具有很好的產(chǎn)業(yè)化基礎。