基于三模冗余結(jié)構(gòu)的自刷新寄存器設(shè)計

陳鐘鵬，鄒巧云，施斌友，萬書芹

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

基于三模冗余結(jié)構(gòu)的自刷新寄存器設(shè)計

陳鐘鵬，鄒巧云，施斌友，萬書芹

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

設(shè)計了一種帶自刷新功能的寄存器，該寄存器采用兩級數(shù)據(jù)鎖存結(jié)構(gòu)，在第二級鎖存結(jié)構(gòu)中設(shè)計了一個選擇電路。該選擇電路采用三選二機制，用于三模冗余結(jié)構(gòu)中取代常用寄存器，選擇數(shù)據(jù)來自三模冗余結(jié)構(gòu)的三路輸出。有兩路值相同，輸出結(jié)果為該值，用于修正寄存器的輸出值。在0.13 μm工藝條件下用此結(jié)構(gòu)設(shè)計的寄存器，面積為32.4 μm×8.4 μm，動態(tài)功耗0.072 μW·MHz-1，建立時間0.1 ns，保持時間0.08 ns。該結(jié)構(gòu)用于三模冗余結(jié)構(gòu)中，可有效防止單粒子翻轉(zhuǎn)效應(yīng)（Single Event Upset, SEU）的發(fā)生。測試結(jié)果表明采用該結(jié)構(gòu)的寄存器組成的存儲單元三模冗余加固結(jié)構(gòu)，在時鐘頻率1 GHz時，單粒子翻轉(zhuǎn)錯誤率小于10-5。

單粒子效應(yīng)；寄存器；輻照效應(yīng)；輻照加固

1 引言

隨著航天技術(shù)的發(fā)展，越來越多的電子設(shè)備被應(yīng)用于各種航天系統(tǒng)，進入太空中。由太陽活動、宇宙射線等產(chǎn)生的大量電子、質(zhì)子和高能粒子組成了復(fù)雜的空間輻射環(huán)境，這些組成航天系統(tǒng)的電子設(shè)備長期處于這種帶電粒子的輻射環(huán)境中，當空間中的單粒子與電子系統(tǒng)中的半導(dǎo)體器件相互碰撞并發(fā)生作用時，就產(chǎn)生了輻射效應(yīng)。輻射效應(yīng)可分為兩大類：總劑量效應(yīng)（Total Ionizing Dose, TID）和單粒子效應(yīng)（Single Event Effect, SEE）。

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，器件的特征尺寸不斷減小，柵氧化層的厚度逐漸減小，根據(jù)總劑量效應(yīng)產(chǎn)生的原理，當柵氧化層厚度小于10 nm時，TID效應(yīng)微乎其微[1]。隨著尺寸的減小，工作電壓越來越小，臨界電荷也越來越小，越易于發(fā)生單粒子效應(yīng)[2]。

SEE根據(jù)輻射機理和輻射影響結(jié)果的不同，可分為硬錯誤和軟錯誤。硬錯誤的研究主要集中在工藝器件級，軟錯誤的研究主要集中在電路設(shè)計領(lǐng)域。存儲單元是SEE發(fā)生頻率最高的電路結(jié)構(gòu)。SEE產(chǎn)生的軟錯誤由單粒子翻轉(zhuǎn)（Single-Event Effect, SEU）主導(dǎo)引起。SEU成了影響集成電路可靠性的主要原因之一。

SEE加固技術(shù)伴隨SEE理論體系的研究和深入，取得了較大的進展，目前有多種能夠提高電路抗輻射性能的技術(shù)方案，其中應(yīng)用比較廣泛的有電阻加固技術(shù)、三模冗余加固技術(shù)、基于DICE結(jié)構(gòu)的加固技術(shù)、糾錯碼編碼加固技術(shù)等[3]。三模冗余（Triple Module Redundancy，TMR）加固技術(shù)以其復(fù)雜度低、難度低、成熟度高、可實現(xiàn)性高、應(yīng)用面廣等優(yōu)點得到了更為廣泛的應(yīng)用。很多芯片需要長時間在寄存器中保存初始的配置字，三模冗余是對SEU進行加固的一種有效方法。

傳統(tǒng)的TMR加固技術(shù)，在時序電路的加固是將一個寄存器復(fù)制成三份，采取三選二的表決方式，任意一路寄存器受到重粒子轟擊發(fā)生翻轉(zhuǎn)，另外兩路寄存器輸出正常時電路工作正常；但長時間暴露在輻照環(huán)境中另外兩路寄存器同樣存在受到重粒子轟擊發(fā)生翻轉(zhuǎn)的概率，累積兩次翻轉(zhuǎn)即可導(dǎo)致電路失效。本文針對這種情況設(shè)計了一種基于三模冗余結(jié)構(gòu)的自刷新寄存器，避免因為累積翻轉(zhuǎn)引起的電路失效。

2 三模冗余結(jié)構(gòu)抗單粒子能力分析

TMR加固技術(shù)的原理如圖1所示，將一個工作模塊復(fù)制三份，后面加入表決電路，由三個相同的工作模塊中寄存器的值輸出時，表決器對三個輸出結(jié)果進行比較判決，表決器的表決原則是三取二，即輸出數(shù)據(jù)中有兩個或兩個以上數(shù)據(jù)相同時，則選擇此相同值作為TMR結(jié)構(gòu)的最后輸出。

圖1 傳統(tǒng)TMR加固電路結(jié)構(gòu)

TMR電路加固技術(shù)設(shè)計思想的前提是任意兩個存儲單元的同一位不會在同一時間內(nèi)發(fā)生SEU效應(yīng)。如果其中一個存儲單元發(fā)生翻轉(zhuǎn)，另兩個工作正常的電路可以將錯誤屏蔽并得到正確的結(jié)果，使整體電路工作正常，從而消除單個模塊故障。傳統(tǒng)的TMR設(shè)計將出錯概率從一個獨立事件轉(zhuǎn)變成兩個獨立事件同時發(fā)生的概率，風險顯著降低，提高了電路的抗單粒子特性。

對于長期處于帶電粒子輻射環(huán)境中的航天系統(tǒng)，有些功能配置需要保持較長時間，因此需要長時間在寄存器中保存初始的配置字。如果其中任意一個寄存器受到重粒子的轟擊發(fā)生了翻轉(zhuǎn)，根據(jù)TMR機制，電路仍可保持正常工作。但長期暴露于輻射環(huán)境中，另外兩路寄存器的翻轉(zhuǎn)概率為兩個獨立事件，概率遠大于兩個獨立事件同時發(fā)生的概率，一旦其中之一發(fā)生了翻轉(zhuǎn)，則三路數(shù)據(jù)中出現(xiàn)了兩組錯誤的數(shù)據(jù)，最終輸出為錯誤，其結(jié)果可能導(dǎo)致嚴重的失誤。

3 自刷新寄存器設(shè)計

本文針對以上情況，克服現(xiàn)有技術(shù)中的不足，提出了一種基于三模冗余加固技術(shù)具有自刷新功能的寄存器結(jié)構(gòu)，避免長期工作在輻照環(huán)境下，由輻射累積導(dǎo)致兩路寄存器發(fā)生翻轉(zhuǎn)的問題。

3.1 自刷新寄存器結(jié)構(gòu)

常規(guī)寄存器的原理如圖2所示，電路結(jié)構(gòu)中分為前后兩級鎖存電路，前一級鎖存電路，當C為低電平時，電路導(dǎo)通，數(shù)據(jù)D進入鎖存狀態(tài)，此時后級電路關(guān)閉；后一級鎖存電路，C為高電平時，電路導(dǎo)通，數(shù)據(jù)D從前一級進入后一級鎖存狀態(tài)，并從Q端輸出，此時前級電路關(guān)閉。如果節(jié)點 node發(fā)生了一次翻轉(zhuǎn)，在有新的數(shù)據(jù)寫入之前，電路始終輸出的都是一個錯誤的值。帶自刷新功能的寄存器如圖3所示，此寄存器結(jié)構(gòu)與圖2不同的是，在寄存器的后一級鎖存中增加了一路選擇器。選擇器的工作原理是輸入三個值A(chǔ)1、A2、A3，選擇器的輸出采取三選二的選擇方式，即A1=A2！=A3，輸出A1；A1=A3！=A2，輸出A1；A2=A3！=A1，輸出A2；見表1，內(nèi)部表決器真值表。在該結(jié)構(gòu)中電路的輸出值由A1、A2、A3的值來確定。

在版圖設(shè)計上，采用保護環(huán)設(shè)計進行總劑量輻射和單粒子閂鎖的加固設(shè)計，同時采用優(yōu)化器件尺寸，如增加場氧尺寸等進行組合邏輯單元的單粒子翻轉(zhuǎn)加固設(shè)計[4]。圖4是自刷新寄存器的版圖設(shè)計，在0.13 μm工藝下，面積為32.4 μm×8.4 μm，動態(tài)功耗為0.072 μW·MHz-1，建立時間0.1 ns，保持時間0.08 ns。

圖2 常規(guī)寄存器原理圖

圖3 自刷新寄存器原理圖

表1 自刷新寄存器內(nèi)部表決器真值表

圖4 自刷新寄存器版圖

3.2 采用自刷新寄存器的TMR

采用自刷新寄存器的TMR如圖5所示，A2、A3是三模冗余結(jié)構(gòu)中另兩路的輸出Q2、Q3。如果節(jié)點node翻轉(zhuǎn)，Q1輸出錯誤，由三模冗余加固設(shè)計的原理可知，此后電路仍正常工作。同時，由電路中選擇器的作用，Q1被糾正。此時三模冗余結(jié)構(gòu)其他兩路之一由于重離子撞擊，發(fā)生翻轉(zhuǎn)，電路中仍有兩路輸出正確值，則電路工作正常。該結(jié)構(gòu)完全克服了圖1示出常用寄存器結(jié)構(gòu)在上述示例中所引起的電路功能失常。在該電路結(jié)構(gòu)中，只有當三模冗余結(jié)構(gòu)中的兩路同時發(fā)生翻轉(zhuǎn)時才會引起不可糾正的電路軟錯誤。

圖5 自刷新寄存器原理圖

4 實驗結(jié)果和分析

目前抗輻照仿真多采用在某一節(jié)點注入電流的方法，通過節(jié)點的寄生電容，將電流轉(zhuǎn)化為電壓，從而實現(xiàn)節(jié)點翻轉(zhuǎn)。本文采用注入電流的方法來實現(xiàn)仿真，目前注入電流的方式主要有兩種：脈沖電流法和雙指數(shù)電流法。脈沖電流法是指給某一節(jié)點添加一個在某一段時間內(nèi)有電流值，而在該段時間之外電流值為0。見式（1）。

雙指數(shù)法見式（2），可用verilogA編程設(shè)計輸出電流給電路節(jié)點。

以設(shè)計目標抗單子翻轉(zhuǎn)SEU錯誤率小于10-5/地球同步軌道每器件每天為例，根據(jù)航天研究院給出的LET轉(zhuǎn)換結(jié)果37 MeV·cm2/mg。然后根據(jù)式（3）可計算出單粒子打入Si中注入的等效電荷量為400 fC，其中L為10 μm（10 μm為單粒子打入Si中的注入距離值，是一個經(jīng)驗值）。

本文采用脈沖電流法進行單粒子實驗仿真，根據(jù)每個單粒子打入后等效的注入電量值為400 fC，我們將電流脈沖值設(shè)定為1 mA，時間為0.4 ns，Hsim仿真結(jié)果見圖6。圖6中，Q值翻轉(zhuǎn)，經(jīng)過一個時鐘周期，輸出值被糾正，實驗結(jié)果證明三模冗余結(jié)構(gòu)中一個自刷新寄存器的輸出值Q被打翻，在下一個周期將被糾正，在輸入值改變之前不會一直保存錯誤值。

圖6 單粒子翻轉(zhuǎn)實驗仿真圖

圖7 整體電路單粒子實驗仿真圖

為了驗證所設(shè)計的基于三模冗余結(jié)構(gòu)的自刷新寄存器的抗單粒子效應(yīng)的能力，設(shè)計了單粒子翻轉(zhuǎn)測試軟件，對采用了此結(jié)構(gòu)的整體電路每隔100 ns隨機抽取節(jié)點1個，強制節(jié)點電壓翻轉(zhuǎn)，工作頻率1 GHz，電路仿真結(jié)果如圖7所示?？梢钥闯鲎詈蟮妮敵龀擞行┬∶掏猓ㄐ握?。

5 小結(jié)

從實驗結(jié)果可見，采用0.13 μm工藝條件，基于本文設(shè)計的自刷新寄存器的三模冗余加固結(jié)構(gòu)，有效彌補了傳統(tǒng)三模冗余在消除累積輻射效應(yīng)方面的不足，可以有效防止SEU效應(yīng)的發(fā)生。

[1] J L Barth. Modeling Space Radiation Environments [C]. IEEE NSREC Short Course, 1997: IV1-58.

[2] 徐靜，陳玉蓉，洪根深. 驅(qū)動能力對SOI SRAM單元單粒子效應(yīng)的影響仿真[J]. 電子與封裝，2012, 12（7）：34-37.

[3] 劉凡宇，劉衡竹，劉必慰，等. 90 nm CMOS工藝下p+深阱摻雜濃度對電荷共享的影響[J]. 物理學(xué)報，2011，046106-1-8.

[4] 劉真. 標準單元抗單粒子瞬態(tài)效應(yīng)版圖加固技術(shù)與驗證方法研究[D]. 國防科學(xué)技術(shù)大學(xué), 2011.

作者簡介：

楊玲玲（1987—），女，江蘇南通人，碩士研究生，主要從事封裝信號完整性方面研究。

Design of Self-ref l esh Flip-f l op Based on Triple Module Redundancy

CHEN Zhongpeng, ZOU Qiaoyun, SHI Binyou, WAN Shuqin
（China electronics Technology Group Corporation No.58Rsearch Institute,Wuxi214035,China）

Designed a self-ref l esh fl ip-f l op which structure has two data latches and a voter circuit is added to the second stage latch. The function of the voter is to output the logic value that corresponds to at least two of its inputs. The new fl ip-f l op can be used to the circuit of triple module redundancy to instead of normal fl ip-f l op. It fabricated in 0.13 μm standard CMOS process occupies a die area of 32.4 μm×8.4 μm, the dynamic power consumption was 0.072 μW·MHz-1, the setup time is 0.1 ns, and the hold time is 0.08 ns. This structure was applied to Triple Module Redundancy can eff i ciently prevent Single Event Upset, and Experiment results show that Single-Event Effect Error rate lower than 10-5.

single event effect; fl ip-f l op; radiation effect; radiation hardened

TN386

A

1681-1070（2014）09-0021-04

陳鐘鵬（1988—），男，畢業(yè)于山東大學(xué)，現(xiàn)主要從事于超大規(guī)模集成電路、高速高精度直接數(shù)字頻率合成器和FPGA開發(fā)應(yīng)用等方向的研究和設(shè)計工作。

2014-06-23