基于SoC的DW450斷路器用欠壓脫扣器研究與設計

吳志祥，高 波，蔣文賢，黃 波

（1.常州工學院，江蘇 常州 213002；2.江蘇國星電器有限公司，江蘇 常州 213177）

基于SoC的DW450斷路器用欠壓脫扣器研究與設計

吳志祥1，高 波1，蔣文賢2，黃 波2

（1.常州工學院，江蘇 常州 213002；2.江蘇國星電器有限公司，江蘇 常州 213177）

針對新一代智能型低壓萬能式DW450斷路器體積明顯縮小，且對內嵌電子單元要求更高等特點，設計一種基于SoC（system-on-chip）的高性能欠壓脫扣器。在現(xiàn)有DW45電磁型欠壓脫扣器的基礎上，分析存在的問題，提出基于電容降壓、電容充放電的新方案。實驗表明：該欠壓脫扣器方案整體電路簡潔，在78mm×30mm×35mm的空間里實現(xiàn)瞬時或延時欠壓脫扣；動作點準確度達±2V，測控電路工作電流僅為0.73mA@5V。為新一代智能型低壓萬能式DW450斷路器提供一種高可靠的小型化欠壓脫扣器優(yōu)選方案。

DW450斷路器；欠壓脫扣器；電路設計；SoC系統(tǒng)；瞬時脫扣；延時脫扣

0 引 言

DW450斷路器作為新一代智能型低壓萬能式斷路器，具有智能化、可通信、體積小、短路分斷能力高和保護功能完善等特點[1-2]，逐步成為智能電網中的主要配電單元。新一代斷路器整體體積縮小，對內嵌電子單元提出了更高要求。如何在DW45電磁型欠壓脫扣器的基礎上，分析原有存在的問題，提出更優(yōu)的設計方案，研制適用DW450系列斷路器的高性能欠壓脫扣器，是目前急需解決的問題。

欠壓脫扣器作為斷路器中內嵌的重要元件，對欠壓脫扣-斷路器分閘起著關鍵作用。設有欠壓脫扣器的斷路器，按照國標[3]規(guī)定，當電網電壓下降到一定程度時，斷路器分閘切斷電源，既保護了重要設備的正常運行，又保護了本級電網下的用電設備。欠壓脫扣器通常由測控電路與脫扣執(zhí)行部件組成。執(zhí)行部件可分為電磁型[4]和永磁型[5]兩類。執(zhí)行部件故障率較低，故欠壓脫扣器品質，主要由測控電路決定。欠壓脫扣器同時必須滿足斷路器電磁兼容性的全部規(guī)定[6]。

電磁型欠壓脫扣器采用電磁鐵為執(zhí)行部件，控制電路首先向電磁鐵發(fā)出一個較大的始動脈沖功率，然后保持電磁鐵處于一定功率狀態(tài)，以克服復位彈簧力并保持動鐵芯處在吸合位置，為斷路器主觸頭系合閘提供條件。當電壓下降到一定值時，測控電路使電磁鐵斷電，動鐵芯受復位彈簧反作用力彈出，頂開鎖扣機構（脫扣），主觸頭系依靠自身儲能彈簧力，斷開主觸頭系。因電磁型部件在斷電后具有復位自脫扣能力，在目前斷路器中仍得到廣泛應用。

現(xiàn)有DW45電磁型欠壓脫扣器體積較大，普遍采用交流線路輸入電壓，經過整流、濾波，獲得直流工作電壓后，使用脈沖寬帶調制（pulse width modulation，PWM）法[7-8]，降低線圈端電壓至一合適的平均工作電壓（約30V）。因其PWM占空比過小（約為5%），使得PWM主控元件（MOS管）截止期間受過壓、脈沖群的干擾機率達95%，嚴重影響MOS管的安全性。在現(xiàn)有欠壓脫扣器方案故障原因總和中，MOS管損壞約占主要原因的90%。

1 DW450欠壓脫扣方案研究

如將一電容器串聯(lián)在交流輸入回路中，在電磁鐵得電之前，通過該電容器對主回路中的濾波電容充電。電磁鐵得電之后，該電容器成為降壓電容，為電磁鐵提供一合適電壓，則主控電路中無“活動”元件，可靠性將大幅度提高。在此基礎上，電路整體簡潔、電磁鐵吸合可靠，在脫扣時，脫扣力滿足要求且脫扣電壓值準確。基于這一思路設計的欠壓脫扣器方案如圖1所示。

線路輸入電壓（220V/380V）從L、N輸入，經EMC電路抗干擾抑制，形成“二次電源”L1、N1。設輸入電壓為0.85Ue，經過電容器C1由全橋B1整流后向電容器C2充電，經過t1時間后，VH電壓被充電到a點控制開關電路接通電磁鐵，C2上的電荷經電磁鐵釋放，電磁鐵被強力啟動，VH電壓下降到b點。輸入電壓增加，則電磁鐵端電壓增加。輸入電壓逐步下降到0.5Ue時，VH電壓下降到c點，SoC控制開關電路斷開電磁鐵?；陔娙萁祲旱那穳好摽燮麟妷哼\行狀態(tài)如圖2所示。

圖1 DW450欠壓脫扣器方案

圖2 脫扣器電壓運行狀態(tài)圖

方案中，電阻R3、R4對VH分壓后的電壓信號SB送入SoC，用于檢測C2的充電電壓值，Z2作限幅保護。L1經過二極管D0半波整流向電源電路供電，同時由電阻R1、R2組成電網的半波取樣電路，取樣信號SA送SoC，Z1限幅SA信號。電源電路產生12V電壓供開關電路，生產的5V電壓供SoC電路。

因采用SoC作為主控芯片，大為簡化電路整體設計。在正常電壓區(qū)間，電磁鐵處于被接通狀態(tài)，開關電路（MOS管）始終處于“靜態(tài)”導通狀態(tài)，對脈沖群等干擾呈現(xiàn)極低阻抗，承受干擾電壓的幾率幾乎為零，可靠性得到大幅度提高。

2 主要單元電路設計

2.1 電磁鐵參數(shù)

DW450欠壓脫扣器的電磁鐵，其主要參數(shù)設計為：線圈采用φ0.11mm漆包線繞制5600匝，直流電阻410Ω，電感量700mH；始動電壓（US）120V；工作電壓（UW）30V；維持電壓（UM）9.5V；脫扣力大于22N。

2.2 主電容與儲能電容

圖1中的C1串聯(lián)在交流回路，B1整流后向C2充電，在開關電路接通之前，C2上的充電電壓為輸入電壓的開關電路接通之后，C2起到濾波作用。

將電磁鐵等效為一電阻R與一電感L串聯(lián)。設線路輸入電壓為Uin，忽略全橋B1壓降及內阻，電磁鐵工作電壓UW為電磁鐵獲得一合適工作電壓，C1容量為

C2上的VH電壓，除了滿足始動電壓之外，C2所提供的功率還必須滿足電磁鐵完全吸合之需要，即向電磁鐵提供足夠的“始動功率”?；駽2對電磁鐵的放電時間，必須大于電磁鐵的觸動時間與運動時間之和[9]。設C2被充電到a點時的電壓值為U0，電磁鐵始動功率為P，則C2為

已知電磁鐵觸動時間與運動時間之和為t，且認為U0放電到UW（b點）時，電磁鐵完成吸合，由式（2）可求得C2的具體數(shù)值。式（2）中的t，其含義如圖2中的t2所示。

以220V電壓等級為例，由C1、B1、C2及電磁鐵組成的主回路，其電磁鐵端電壓VH及電磁鐵功率，隨輸入電壓的變化特性如圖3所示。

圖3 電磁鐵電壓及功率曲線

由圖3可知，輸入為額定電壓時，電磁鐵端電壓及功率分別為31.4V、1.7W；輸入降為110V時，電磁鐵端電壓及功率分別為16.6V、0.48W。完全滿足電磁鐵電氣參數(shù)特性要求。

2.3 SoC電路設計

片上系統(tǒng)（system on chip，SoC）電路包括SoC和用于設定延時脫扣時限的3位撥碼接口電路。

現(xiàn)今單片機或SoC，含有電源欠電壓-復位、內置比較器、內置A/D轉換器、可設定A/D轉換器參考電壓（VREF）、振蕩器可被停止（STOP模式）以及在STOP模式下可“定時激活”等先進功能[10]，選用體積小、功能強的SoC，可顯著簡化電路，縮小線路板面積。結合圖1特點，選用廉價型ATtiny13為主的SoC電路，如圖4所示。

圖4 SoC電路

PB2、PB3和PB4設置為ADC模式，分別采樣SA、 SB和T信號。PB0作輸出控制信號，PB5為復位腳。3位撥碼開關SW及周邊電阻組成時間值給定電路，撥碼開關全部斷開時，PB4電壓為VCC電壓，脫扣器執(zhí)行瞬時脫扣動作。其余7種組合方式，ADC2轉換出的二進制數(shù)，分別表示0.5～10.5s不同的延時脫扣時間值。

2.4 開關電路設計

開關電路用來接通電磁鐵。圖5所示的電路簡單，且可低電平驅動。當來自SoC的控制信號ON信號為低電平時，T1基極被偏置，T2導通，T3獲得柵極電壓導通，電磁鐵得電吸合。當ON高電平時，T1截止，T2無基極電流而截止，T3柵極被RT3下拉為低電平截止，電磁鐵斷電釋放脫扣。

圖5 開關電路

3 軟件設計

充分發(fā)揮SoC的性能，可進一步增強欠壓脫扣器的功能，如自動識別50Hz或60Hz線路輸入電壓頻率等。

3.1 電網周期捕捉

SoC上電之后，令片內比較器+輸入端與內部基準源（CVREF）連接，連接于采樣信號的PB1（AIN1）與CVREF比較，即ACIS1：ACIS0=11模式，比較器輸出中斷，控制定時器（T/C0）啟動與停止，獲得線路輸入電壓半周期的時間值。時間值t0、t1、…、t9十個數(shù)值進入隊列，對隊列中的數(shù)組“去大”、“去小”求累加和，右移2次，求得電網周期T。

將電網周期T除以32，得到每周期采樣時間間隔值tS，tS由T/C0完成定時，即在一個電網周期內采樣32次。

3.2 有效值計算與及判據

為避免開方運算，縮短程序運行時間，將有效值算法定義改寫為下式：

PB2（ADC1）對線路輸入電壓信號SA按時間周期tS采樣，共計采樣32次后，按式（3）進行有效值計算一次。

電磁鐵吸合之前，在每次有效值計算完成后，對C2充電的SB信號采樣，由PB3（ADC3）直接采樣后保存為VSB。

3.3 主控流程圖設計

吸合值UA、欠壓脫扣值UR各自平方除以2和C2充電目標值UE作為常數(shù)存放。SoC上電初始化后，先行讀取3位撥碼開關設定的時間值，進入“空閑模式”。

定時器定時tS時間到了，激活CPU的同時，啟動A/D采樣SA信號，并判斷是否完成了一個周期的采樣。

當VSA＞UA時，進一步判斷VSB是否大于UE，若大于時，SoC輸出ON信號為低電平，控制開關電路接通電磁鐵。接著判斷VSA是否小于UR，小于時判斷是瞬時脫扣還是延時脫扣。瞬時脫扣狀態(tài)時，SoC輸出ON信號轉為高電平，控制開關電路斷開電磁鐵實現(xiàn)脫扣。否則，繼續(xù)完成設定的延時時間后脫扣。主控流程圖如圖6所示。

表1 DW450與DW45欠壓脫扣器參數(shù)對比

主控程序中，加入了“空閑模式”，使得CPU消耗電流明顯降低，既減輕了電源電路的功耗，又進一步提高了測控電路的可靠性。

4 結束語

本文研究的脫扣器，由主電路結構決定了C1、C2的工作性質，既為電磁鐵提供了較大的始動功率，又自動地為電磁鐵提供了合適的工作電壓。電磁鐵獲得的始動功率大，吸合可靠，且電磁鐵靜、動鐵芯之間的撞擊小，在狹小的塑殼空間里實現(xiàn)了電磁機構與控制電路一體化?！叭f次”疲勞試驗表明，脫扣器塑殼部分的形變可忽略不計，基本參數(shù)對比見表1。脫扣器整體電路簡潔，瞬時或延時欠壓脫扣功能全面。測控電路工作電流僅為0.73mA@5V。經受1.3倍電網電壓老化，通過了4 kV脈沖群考核試驗。為DW450斷路器提供了一種高可靠小型化欠壓脫扣器方案。

[1]陳培國.新一代DW450-1600智能型低壓萬能式斷路器[J].低壓電器，2005（1）：8-14.

[2]何瑞華.我國低壓電器現(xiàn)狀與發(fā)展趨向[J].電氣時代，2012（1）：37-42.

[3]GB 14048.1—2006/IEC 60947-1：2001低壓開關設備和控制設備第1部分：總則[S].北京：中國標準出版社，2006.

[4]王加法.欠電壓分勵一體化脫扣器的設計[J].江蘇電器, 2008（11）：23-24.

[5]吳志祥.基于ATtiny SoC的永磁型欠壓脫扣器的設計[J].工礦自動化，2008（6）：119-121.

[6]GB 14048.2—2008/IEC 60947-2：2006低壓開關設備和控制設備第2部分：斷路器[S].北京：中國標準出版社，2006.

[7]王永忠.斷路器欠壓脫扣器的優(yōu)化設計[J].低壓電器，2012（2）：17-19.

[8]Durif G.Standard control device of a circuit breaker opening or closing electromagnet：USA，US6504698[P]. 2003-1-7.

[9]賀湘琰.電器學[M].北京：機械工業(yè)出版社，2007：29-90.

[10]馬潮.AVR單片機嵌入式系統(tǒng)原理與應用實踐[M].2版.北京：北京航空航天大學出版社，2012：40-120.

Research and design of undervoltage release used in DW450 circuit breaker based on SoC

WU Zhi-xiang1，GAO Bo1，JIANG Wen-xian2，HUANG Bo2
（1.Changzhou Institute of Technology，Changzhou 213002，China；2.Jaingsu Guoxing Electrical Co.，Ltd.，Changzhou 213177，China）

Considering that the new generation of intelligent DW450 low pressure universal type circuit breaker significantly reducesin size and hashigherrequirementsforthe embedded electronic units，a high-performance undervoltage release，based on SoC，has been worked out. On the basis ofthe problem analysisconcerning the existing DW45 type electromagnetic undervoltage release，the paper puts forward a new scheme based on the key technique of capacitance step-down and capacitor charging-discharging.Experimental results show that the whole circuit of the new undervoltage release is concise and capable of realizing the instantaneous undervoltage tripping or delay undervoltage tripping in 78 mm×30 mm×35 mm space.The accuracy of the action point is limited within plus or minus 2 V and the working current of measurement and control circuit is 0.73mA@5V only.In short，it provides an optimization scheme of a highly reliable and miniaturized undervoltage release for the new generation of intelligent DW450 low pressure universal type circuit breaker.

DW450 circuit breaker；undervoltage release；circuit design；SoC system；instantaneous trip；delay trip

TM561；TM76；TM930.12；TP273

：A

：1674-5124（2014)06-0064-04

10.11857/j.issn.1674-5124.2014.06.017

2014-04-21；

：2014-06-09

常州市知識產權計劃項目（CK20122008）

吳志祥（1960-），男，江蘇常州市人，副教授，研究方向為電力電子技術、智能電器。