基于CPLD的繼電器測試系統(tǒng)設(shè)計

高同輝， 王 鍵

(平頂山工業(yè)職業(yè)技術(shù)學(xué)院 自動化與信息工程系， 河南 平頂山 467001)

0 引 言

電磁繼電器是一種廣泛應(yīng)用于自動控制系統(tǒng)的控制器件。繼電器性能的好壞直接影響統(tǒng)能否正常運行，同時繼電器的研制與改進都需要對其參數(shù)進行準確的測試[1]。但目前繼電器測試產(chǎn)品造價昂貴且測試過程復(fù)雜，因此需要設(shè)計出具有操作方便、界面友好、處理精度較高的電磁繼電器自動測試系統(tǒng)。

1 系統(tǒng)設(shè)計方案

繼電器測試系統(tǒng)是針對繼電器的動作電壓、時間參數(shù)以及觸點電阻等參數(shù)進行測試，測試系統(tǒng)原理結(jié)構(gòu)框圖如圖1所示，共分為六個部分[2-4]：CPLD芯片、A/D轉(zhuǎn)換、D/A轉(zhuǎn)換、LCD顯示、故障指示、電源模塊等。

圖1 系統(tǒng)原理結(jié)構(gòu)框圖

2 硬件設(shè)計

2.1 電源模塊電路

本設(shè)計采用LM7815和LM7915產(chǎn)生±15 V電壓，LM7815輸出的+15 V又經(jīng)過LM7805后輸出5 V，LM7805輸出的5 V又輸入到AMS1117-2.5 V和AMS1117-3.3 V芯片[5]，產(chǎn)生2.5 V和3.3 V電壓提供給CPLD芯片。

2.2 A/D采集電路

本設(shè)計采用ADC0809芯片構(gòu)成A/D信號采集電路。在測量待測繼電器觸點電阻時候，施加了一個1 A恒流源，通過ADC0809采集觸點兩端的電壓來計算觸點接觸電阻。通過一個繼電器開關(guān)允許觸點的電壓信號進入A/D轉(zhuǎn)換器的模擬通道IN0。ADC0809時鐘來源于50 MHz晶振分頻，采用500 kHz的采樣頻率；CPLD采集ADC0809的EOC信號來判斷A/D采集是否已經(jīng)結(jié)束[6-7]，A/D采集電路原理圖如圖2所示。

圖2 A/D采集電路原理圖

2.3 D/A數(shù)據(jù)轉(zhuǎn)換電路

采用DAC0832構(gòu)成D/A轉(zhuǎn)換電路，單極性輸出。FPGA直接輸出二進制數(shù)送到DAC0832上，經(jīng)過直通方式直接轉(zhuǎn)換成模擬量并通過MAX4016運算放大器[8-9]放大后，施加到待測繼電器的線圈上，以達到控制待測繼電器的功能，D/A數(shù)據(jù)轉(zhuǎn)換電路原理圖如圖3所示。

圖3 D/A數(shù)據(jù)轉(zhuǎn)換電路原理圖

2.4 觸點電阻測量電路

在測量觸點電阻時，通過外部電源箱的5 V和一個5 Ω/20 W的電阻構(gòu)成一個接近1 A的恒流源，通過一個繼電器開關(guān)來控制這個1 A電流是否允許施加到觸點上。并通過74HC240緩沖放大器[10]作用，連接至CPLD芯片88腳，待測繼電器觸點電阻測量電路如圖4所示。

2.5 CPLD核心電路

采用Altera公司的CPLD芯片EPM1270T144C5[11]作為核心控制芯片。芯片與外圍器件的連接關(guān)系見圖5所示。繼電器各個參數(shù)測量原理如下：

測量吸合電壓和釋放電壓時，通過CPLD直接輸出0～5 V和5～0 V連續(xù)變化的電壓數(shù)字量，并通過D/A轉(zhuǎn)換電路及放大電路后施加到線圈上，一旦檢測到觸點閉合或者釋放后，CPLD將鎖存此時的電壓數(shù)字值，即相對應(yīng)的吸合電壓和釋放電壓。

測量吸合時間時，CPLD直接輸出12 V電壓數(shù)字量，經(jīng)D/A轉(zhuǎn)換及放大電路后直接施加到線圈上，使繼電器觸點閉合，CPLD記錄從輸出12 V電平數(shù)字量到檢測到繼電器觸點閉合的時間，就是吸合時間。

測量釋放時間時，在測量吸合時間后，CPLD則直接輸出0 V電壓數(shù)字量，經(jīng)D/A和放大電路后施加到線圈上，使繼電器觸點直接斷開。CPLD將記錄從送出0 V電平數(shù)字量到檢測到觸點斷開的時間，即釋放時間。

圖4 待測繼電器觸點電阻測量電路

測量觸點接觸電阻時，通過外部5 V電源及5 Ω/20 W水泥電阻模擬一個接近1 A的恒流源。CPLD直接輸出12 V電壓數(shù)字量經(jīng)D/A電路和放大電路后直接施加到線圈上，使繼電器觸點閉合。一旦CPLD檢測到繼電器閉合后，分別允許1 A電流進入觸點和允許A/D采集觸點的電壓。采集電壓時候，由于觸點電壓在mV級，需要放大后再進入A/D通道。最后將采集到的電壓數(shù)字值直接送給CPLD處理計算[12]。

2.6 LCD1602顯示電路

LCD1602主要實現(xiàn)電磁繼電器的動作電壓、時間參數(shù)以及觸點電阻的顯示[13]，LCD1602的第15引腳用于控制背光源電源的，設(shè)計中是通過CPLD直接控制的，控制電路如圖5所示，其中Cont引腳直接接到CPLD上控制其背景亮度。

圖5 LCD1602顯示電路

3 系統(tǒng)軟件設(shè)計

CPLD軟件設(shè)計采用Verilog HDL[14]硬件描述語言進行設(shè)計，程序主要包括系統(tǒng)時鐘分頻模塊、A/D數(shù)據(jù)采集和處理、D/A數(shù)字量輸出、LCD1602顯示以及按鍵處理。本設(shè)計的RTL級(寄存器傳輸級)功能模塊圖[15]如圖6所示。

圖6 RTL級功能模塊圖

測試狀態(tài)仿真圖如圖7所示，mode_num=0表示正在測量繼電器的釋放時間，此狀態(tài)下CPLD直接先輸出8 bit全1的數(shù)字量，后又輸出8 bit全0的數(shù)字量送給DAC0832。mode_num=1表示正在測量繼電器的吸合時間，此時CPLD直接輸出8位全1的數(shù)字量給DAC0832。mode_num=5時，CPLD輸出一個從0V到12V變化的電壓數(shù)字量給DAC0832，用于測量吸合電壓。mode_num=6時，CPLD輸出一個從12～0 V變化的電壓量給DAC0832，用于測量釋放電壓。

4 實驗測試

首先依據(jù)硬件電路設(shè)計繪制PCB四層電路板，組裝焊接調(diào)試，本設(shè)計的硬件實物如圖8所示。其次在QuartusII環(huán)境下編譯Verilog HDL語言源程序[16]，先對EPM1270T144C5進行引腳分配，再進行綜合生成可以下載到CPLD的*.pof文件，通過JTAG口將程序下載到芯片中。

圖7 測試狀態(tài)仿真圖

圖8 硬件實物圖

本系統(tǒng)測量的繼電器型號為943-1C-12DS。表1是該繼電器datasheet上所列出的參數(shù)范圍。

表1 繼電器標(biāo)稱參數(shù)

使用本系統(tǒng)測量三個943-1C-12DS型號的繼電器的參數(shù)如表2所示。

表2 繼電器測試參數(shù)

測量觸點電阻時，PCB板本身回路的電阻為4.1 mΩ。以上數(shù)據(jù)已經(jīng)減去了PCB板本身回路電阻。

5 結(jié) 語

本文設(shè)計的繼電器參數(shù)測試系統(tǒng)以CPLD芯片為核心，實現(xiàn)整個參數(shù)測試儀的信號控制、數(shù)據(jù)處理、人性化顯示功能。對實際測量的參數(shù)結(jié)果表明，本設(shè)計的單刀繼電器參數(shù)測量儀所測量出的數(shù)據(jù)完全符合所測繼電器的參數(shù)指標(biāo)。

[1] 黃 凱.小型繼電器檢測裝置及其遠程控制方法的研究[D].天津：河北工業(yè)大學(xué),2007,5.

HUANG Kai. The Study on Testing Apparatus of Mini Relay and Method for Its Remote Control [D]. ??Tianjin: Hebei University, 2007,5.

[2] 鄭爭兵,魏 瑞,陳正濤.一種基于FPGA的高速數(shù)據(jù)通道的實驗方法[J].實驗室研究與探索，2012,31(12):78-81.

ZHENG Zheng- bing, WEI Rui,CHEN Zheng- tao.An Experimental Method for High- speed Data Channel Based on FPGA[J]. Research and Exploration in Laboratory，2012,31(12):78-81.

[3] 袁廣超,田旭東.基于CPLD的振弦式傳感器的頻率測量技術(shù)[J].自動化儀表,2009,30(11):63-66.

YUAN Guang-chao,TIAN Xu-dong.Frequency Vibrating Wire Sensor Measurement Technology Based on CPLD[J], Automation Instrumentation,2009,30(11):63-66.

[4] 董振龍,董 惠,吳 錦.基于FPGA的高速ADC測試平臺的設(shè)計[J].計算機測量與控制,2012,20(9):2372-2374.

DONG Zhen-long,DONG Hui,WU Jin,Design of High-speed ADC Test System Based on FPGA[J].Computer Measurement & Control,2012,20(9):2372-2374.

[5] 彭春燕,曹志輝.基于雙DSP與CPLD的繼電保護測試儀設(shè)計[J].電測與儀表,2009,46(11):40-45.

PENG Chun-yan,CAO Zhi-hui.Design Relay Tester Based on Dual-DSP and CPLD[J],Electrical Easurement & Instrumentation, 2009,46(11):40-45.

[6] 封世領(lǐng),劉 強,李志強.基于FPGA的超級電容器均衡充電電路設(shè)計與實現(xiàn)[J].電源技術(shù),2011,35(5):540-542.

FENG Shi-jie,LIU Qiang,LI Zhi-Qiang.Supercapacitor Charging Circuit Design and Implementation of Balanced Based on FPGA[J]. Power Technology,2011,35(5):540-542.

[7] 肖閩進,何一鳴,鮑玉軍.基于CPLD的風(fēng)光互補發(fā)電閥控蓄電池監(jiān)測系統(tǒng)[J].電子技術(shù)應(yīng)用,2012,38(9):93-95.

XIAO Min-jin,HE Yi-ming,BAO Yu-jun.Design of ValVe Regulated Battery Monitor System in Wind and Solar PhotoVoltaic Generation Based on CPLD[J]. Application of Electronic Technique,2012,38(9):93-95.

[8] 段廣云.基于CPLD的數(shù)據(jù)采集系統(tǒng)[J].儀表技術(shù)與傳感器，2008,47(6):73-75.

DUAN Guang-yun. Data Acquisition System Based on CPLD [J]. Instrument Technique and Sensor, 2008,47 (6) :73-75.

[9] 宋佳瑩,葉樹亮.基于CPLD的多參數(shù)室內(nèi)環(huán)境實時監(jiān)測儀[J].傳感器與微系統(tǒng)，2011,30(12):133-135.

SONG Jia-ying,YE Shu-liang.Multi-parameter Indoor Environment Real-time Monitor Based on CPLD[J]. Transducer and Microsystem Technologies, 2011,30(12):133-135.

[10] 張春燕,馬其華.基于FPGA的中型足球機器人運動控制系統(tǒng)設(shè)計[J].實驗室研究與探索，2012,31(12):86-88.

ZHANG Chun-yan,MA Qi-hua.Design of a On- board FPGA Control System for RoboCup Based on FPGA[J]. Research and Exploration in Laboratory, 2012,31(12):86-88.

[11] 魏占永．基于CPLD芯片EPM7128設(shè)計的數(shù)據(jù)合并轉(zhuǎn)換器[J].電子技術(shù)應(yīng)用，2002,27(11):56-58.

WEI Zhan-yong. Chip Design EPM7128 Data Combined Converter Based on CPLD [J]. Application of Electronic Technique, 2002,27(11) :56-58.

[12] 劉 諄，崔建明.基于FPGA的煤礦突水監(jiān)測數(shù)據(jù)采集系統(tǒng)的設(shè)計[J].工礦自動化，2011,34(2):84-87.

LIU Zhun, CUI Jian-ming. Coal Mine Water Inrush Monitoring Data Acquisition System Based on FPGA[J]. Industry and Mine Automation, 2011,34 (2) :84-87.

[13] 辛君君,黃松嶺,劉 立,等.基于FPGA的超多通道高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J].電測與儀表,2008,45(10):33-36.

XIN Jun-jun, HUANG Song-ling, LIU Li-li,etal. Design of Super Multi-channel and High-speed Data Acquisition System Based on FPGA[J]. Electrical Measurement &Instrumentation,2008,45(10):33-36.

[14] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程[M]．北京：北京航空航天大學(xué)出版社.2008.

[15] 王 艷,韓 嘯．基于FPGA的數(shù)字超聲輪軸探傷儀硬件設(shè)計與實現(xiàn)[J].自動化與儀器儀表，2011,12(2):65-67.

WANG Yan, HAN Xiao. Digital Ultrasonic Flaw Detector Axle Hardware Design and Implementation Based on FPGA [J]. Automation & Instrumentation, 2011,12(2) :65-67.

[16] 孫宏國.CPLD在旋轉(zhuǎn)電極電解槽控制系統(tǒng)中的應(yīng)用[J].實驗室研究與探索，2005,24(5):43-45.

SUN Hong-guo.Application of CPLD in the Control System of Rotating Pole of Electro Bath [J]. Research and Exploration in Laboratory,2005,24(5):43-45.