適用于片內(nèi)集成的可修調(diào)低失調(diào)LDO

楊詩洋，陳 嵐，陳巍巍，陳 麗，龍 爽，呂志強(qiáng)

（中國科學(xué)院微電子研究所北京 100029）

LDO線性穩(wěn)壓器能夠通過反饋調(diào)節(jié)來保證輸出電壓的穩(wěn)定性和高精度，適于集成在片內(nèi)電源管理系統(tǒng)中[1-2]。由于工藝偏差和基準(zhǔn)源誤差，LDO的輸出電壓往往偏離預(yù)設(shè)值，一般通過修調(diào)電路將輸出電壓調(diào)節(jié)到預(yù)設(shè)值附近。然而由于修調(diào)電路自身存在非理想因素，在反饋環(huán)路中引入了失調(diào)，從而造成修調(diào)精度的損失。

文中針對修調(diào)電路引入失調(diào)的問題提出了一種降低修調(diào)電路失調(diào)影響的解決辦法，在修調(diào)電路（Trim）和分壓網(wǎng)絡(luò)之間插入失調(diào)隔離模塊（Offset isolation），以此來減小修調(diào)電路的失調(diào)影響。電路的仿真結(jié)果表明，由于修調(diào)電路失調(diào)給輸出電壓帶來的影響得到有效抑制，提高了輸出電壓調(diào)節(jié)線性度。

1 電路結(jié)構(gòu)與工作原理

LDO穩(wěn)態(tài)時(shí)有：

Isb為LDO穩(wěn)態(tài)時(shí)分壓網(wǎng)絡(luò)的電流。

圖1為文中電路結(jié)構(gòu)，該LDO主要由誤差放大器、電壓調(diào)整管、修調(diào)電路、失調(diào)隔離模塊和分壓網(wǎng)絡(luò)組成[3]。其中，V ref表示輸入基準(zhǔn)電壓，PMOS調(diào)整管提供穩(wěn)定輸出電壓V out[4]。

修調(diào)電路通過控制修調(diào)網(wǎng)絡(luò)電阻壓降來調(diào)節(jié)輸出電壓的精度[5]。圖2為修調(diào)電路原理示意圖。

經(jīng)過修調(diào)的輸出電壓表示為：

圖1 帶修調(diào)失調(diào)隔離的LDO結(jié)構(gòu)圖Fig.1 LDOarchitecture with offset isolation

圖2 修調(diào)電路原理示意圖Fig.2 Prototype of trimming circuit

Itrim為可設(shè)定的修調(diào)電流，Vout為進(jìn)行修調(diào)前LDO的輸出電壓。實(shí)際情況下，修調(diào)電路中的MP0、MN0管鏡像得到電流值并不一致，而是存在誤差[6-7]，設(shè)流過MP0管的電流為IP，MN0管為In，由此產(chǎn)生失調(diào)電流Ios=|IP-In|。失調(diào)電流作用在分壓網(wǎng)絡(luò)上，對輸出電壓造成影響，造成修調(diào)精度的損失。

若Ios直接作用在分壓網(wǎng)絡(luò)上，產(chǎn)生失調(diào)電壓，對輸出電壓的影響表示為：

輸出電壓變化率為：

為減小上述失調(diào)電流對輸出電壓的影響，本文提出一種失調(diào)隔離電路，插入在反饋環(huán)路中以隔離修調(diào)模塊的影響。

失調(diào)隔離電路采用如圖3所示結(jié)構(gòu)。失調(diào)隔離電路主要由采樣管（V-I轉(zhuǎn)換），電流鏡，負(fù)載管（I-V轉(zhuǎn)換）組成。它的主要功能是采樣分壓網(wǎng)絡(luò)電壓（VE=VC），分隔修調(diào)模塊和分壓網(wǎng)絡(luò)，采用的隔離原理為MN2能吸收失調(diào)電流，避免失調(diào)電流直接影響分壓網(wǎng)絡(luò)。

圖3 失調(diào)隔離電路Fig.3 Offset isolation circuit

穩(wěn)態(tài)時(shí)，流經(jīng)MN2的電流為：

Ios作用在MN2管上，引起VGS的變化：

2 仿真結(jié)果

在1.2V電源電壓下，對輸出電壓變化率進(jìn)行仿真分析。表1給出了不同失調(diào)程度下，失調(diào)電流對輸出電壓的影響（無失調(diào)時(shí)的輸出電壓為802.3 mV）。

表1 不同失調(diào)電流對輸出電壓的影響Tab.1 Output voltage deviations versus offset currents at different level

圖4對比了加入失調(diào)隔離和未加入失調(diào)隔離對輸出電壓變化的影響，可見失調(diào)隔離模塊對電流失調(diào)帶來的影響有很強(qiáng)的抑制作用。

圖4 失調(diào)隔離對輸出電壓變化的影響對比Fig.4 Output deviation with and without offset isolation

通過抑制失調(diào)，修調(diào)電路對LDO輸出電壓的調(diào)節(jié)體現(xiàn)出較理想的線性度，如圖5所示。

圖5 輸出電壓修調(diào)范圍Fig.5 Output voltage trimming range

3 結(jié) 論

文中設(shè)計(jì)了一款適用于片內(nèi)集成的可修調(diào)低失調(diào)的LDO線性穩(wěn)壓器。通過對修調(diào)電路采取失調(diào)隔離，抑制了修調(diào)精度損失，提高了修調(diào)范圍內(nèi)的調(diào)節(jié)線性度。仿真結(jié)果表明，修調(diào)電路發(fā)生10%的電流失調(diào)時(shí)，輸出電壓僅變化0.31%，失調(diào)隔離大大抑制了修調(diào)電路失調(diào)帶來的影響。

[1]馮肖雄.應(yīng)用于智能電池中的寬輸入電壓范圍的LDO線性變換器設(shè)計(jì)[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2011.

[2]王鳳歌.一種LDO線性穩(wěn)壓器的研究與設(shè)計(jì) [D].西安：西北大學(xué)，2010.

[3]段志奎.高性能LDO設(shè)計(jì)及輻射加固[D].北京：國防科技大學(xué)，2011.

[4]周巍，鐘超俐，陳俊，等.高性能LDO線性穩(wěn)壓器的設(shè)計(jì)[J]．電子元器件應(yīng)用，2010，31（2）:109-112.ZHOU Wei，ZHONGChao-li，CHEN Jun，et al.Design of high performance LDO linear regulator[J].Electronic Component&Device Applications，2010，31（2）:109-112.

[5]龔志鵬，鮑小亮，劉焱，等.帶修調(diào)的高穩(wěn)定LDO線性穩(wěn)壓器[J]．微電子學(xué)，2012，42（3）:380-382.GONG Zhi-peng，BAO Xiao-liang，LIU Yan，et al.Highly stable LDO linear regulator with trimming network[J].Microelectronics，2012，42（3）:380-382.

[6]孔令榮，熊立志，王振華，等.高精度電流源電路的設(shè)計(jì)[J].微電子學(xué)，2008，38（6）：843-846.KONG Ling-rong，XIONG Li-zhi，WANG Zhen-hua，et al.Design of precise current source circuit[J].Microelectronics，2008，38（6）:843-846.

[7]張?zhí)嵘?，江金光，劉?jīng)南，等.基于全反饋的高穩(wěn)定性LDO線性穩(wěn)壓器[J].微電子學(xué)，2011，41（1）:34-38，43.ZHANG Ti-sheng，JIANG Jin-guang，LIU Jing-nan，et al.Microelectronics，2011，41（1）:34-38，43.