基于1553B 總線的接口實(shí)現(xiàn)與測(cè)試

路 晨，梁 健

（西北工業(yè)大學(xué) 陜西 西安 710072）

MIL－STD－1553B是美國(guó)軍方使用的軍事標(biāo)準(zhǔn)，其全稱是“飛機(jī)內(nèi)部時(shí)分制指令/響應(yīng)型多路傳輸數(shù)據(jù)總線”，主要應(yīng)用于F－16戰(zhàn)斗機(jī)和AH－64A攻擊直升機(jī)。目前，MIL－STD－1553B總線已經(jīng)在西方發(fā)達(dá)國(guó)家的武器平臺(tái)中扮演著極其重要的角色，廣泛應(yīng)用在飛機(jī)、導(dǎo)彈、衛(wèi)星以及國(guó)際空間站等航空航天領(lǐng)域，使其武器系統(tǒng)基本實(shí)現(xiàn)了信息化。由于推出較早，MIL－STD－1553B在總線速率等方面與一些商業(yè)局域網(wǎng)相比并不占優(yōu)，但在傳輸可靠性方面優(yōu)勢(shì)明顯，特別是適用于現(xiàn)場(chǎng)環(huán)境惡劣并且對(duì)可靠性要求高的場(chǎng)合，是目前航空航天電子設(shè)備中常見的現(xiàn)場(chǎng)數(shù)據(jù)總線。我們國(guó)家嫦娥2號(hào)的有效載荷就采用了1553B數(shù)據(jù)總線標(biāo)準(zhǔn)，1553B總線在航天領(lǐng)域的應(yīng)用也會(huì)越來越廣[1]。

1 1553B總線概述

MIL－STD－1553B對(duì)飛機(jī)內(nèi)部傳輸數(shù)據(jù)總線的電氣特性以及協(xié)議的一些規(guī)范做了明確的規(guī)定，其作用就是為多個(gè)系統(tǒng)提供一個(gè)傳輸數(shù)據(jù)和消息的媒介。

MIL－STD－1553B最初被作為一種連接不同子系統(tǒng)的通信總線來開發(fā)，實(shí)現(xiàn)系統(tǒng)間共享或交換信息。作為總線標(biāo)準(zhǔn)主要用于以下場(chǎng)合：信息需要在總線終端之間通過數(shù)字通信通道傳輸；所有總線終端之間連接的電氣接口需要是標(biāo)準(zhǔn)定義的接口；信息要求以一種可靠的，確定的，命令/回應(yīng)的方式傳輸。

1553B總線的傳輸速度為1Mbit/s，字的長(zhǎng)度為20bit，數(shù)據(jù)有效長(zhǎng)度為16bit，信息量最大長(zhǎng)度為32個(gè)字，傳輸方式為半雙工方式，傳輸協(xié)議為命令/響應(yīng)方式，故障容錯(cuò)方式是典型的雙冗余方式；消息格式有BC到RT、RT到BC、RT到RT、廣播方式和系統(tǒng)控制方式；終端類型有總線控制器(BC)、遠(yuǎn)程終端(RT)和總線監(jiān)視器(BM)，最多能接31個(gè)遠(yuǎn)程終端；傳輸介質(zhì)為雙絞線。

1553B總線有10種消息格式。1553B標(biāo)準(zhǔn)規(guī)定了兩種耦合方式，一種為直接耦合短截方式，另一種為變壓器耦合短截方式。由于直接耦合不利終端故障的隔離，因一個(gè)終端故障將造成整個(gè)總線系統(tǒng)的完全癱瘓，所以應(yīng)該盡量避免在空中直接耦合短截線的耦合方式，而是采用變壓器耦合的方式，變壓器耦合的短截線長(zhǎng)度理論上不超過6 m[2]。

2 1553B總線實(shí)現(xiàn)方式

通常情況下1553B的實(shí)現(xiàn)方式有兩種，一種是基于DDC公司的BU－61580協(xié)議芯片實(shí)現(xiàn)的處理器到總線之間的完整接口，另一種是基于IP核實(shí)現(xiàn)的1553B總線接口。

DDC公司推出的BU－61580高級(jí)通信引擎(ACE)終端兼容主處理器與MIL－STD－1553B總線之間的全部接口，能夠很好地適用于具有很高要求的場(chǎng)合。BU－61580器件主要具有如下特點(diǎn)：全集成的MIL－STD－1553接口終端；靈活的處理器/存儲(chǔ)器接口；可選的RAM奇偶產(chǎn)生/校驗(yàn)；自動(dòng)BC重試；靈活的RT數(shù)據(jù)緩存；可編程的非法化；工作溫度：－55～125℃，電磁兼容符合1553B軍標(biāo)[3]。

BU-61580芯片作為高級(jí)通信接口芯片，它由兩個(gè)低功耗雙收發(fā)器、雙編碼/譯碼器、多協(xié)議邏輯、存儲(chǔ)器管理邏輯、處理器接口邏輯、4K×16位內(nèi)置共享RAM以及與主處理器的緩存器組成，最多可擴(kuò)展64K×16位的RAM。

IP核技術(shù)的不斷發(fā)展、成熟為總線系統(tǒng)的開發(fā)設(shè)計(jì)提供了一種新方法。采用基于IP核的1553B總線系統(tǒng)方案提高了設(shè)計(jì)性能，增加了系統(tǒng)靈活性，縮短了設(shè)計(jì)周期，同時(shí)也降低開發(fā)風(fēng)險(xiǎn)和成本。但I(xiàn)P核技術(shù)受開發(fā)成熟度等地限制，可靠性較BU-61580較低[4]。

3 基于BU-61580的1553B總線接口設(shè)計(jì)

對(duì)于基于BU-61580芯片的1553B總線接口設(shè)計(jì)，最重要的是要深入了解芯片70個(gè)引腳的功能，這是后期做硬件設(shè)計(jì)的基礎(chǔ)。同時(shí)要對(duì)芯片4K×16位內(nèi)置共享RAM中的寄存器以及存儲(chǔ)器的組織形式作深入的分析，這將是軟件設(shè)計(jì)的基礎(chǔ)。

3.1 硬件設(shè)計(jì)

該芯片一共有70個(gè)引腳，主要可以分為7類：電源接口、RT地址線輸入接口、隔離變壓器接口、數(shù)據(jù)總線接口、地址總線接口、處理器存儲(chǔ)器控制接口等。

在1553B總線接口的硬件設(shè)計(jì)過程中，利用處理器外接的IO接口控制BU-61580芯片實(shí)現(xiàn)該終端作為BC或者是RT的全部功能。BU-61580接口芯片外圍電路設(shè)計(jì)如圖1所示。

由于BU-61580的邏輯電平為5 V，而處理器I/O電平最高可設(shè)置為3.3 V，處理器與接口芯片之間需通過電平轉(zhuǎn)換進(jìn)行通信及邏輯控制，本設(shè)計(jì)中采用三塊16通道的雙向邏輯電平轉(zhuǎn)換器實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換。

圖1 BU-61580接口芯片外圍電路設(shè)計(jì)Fig.1 Peripheral circuit design of BU-61580 interface core

3.2 軟件設(shè)計(jì)

在1553B系統(tǒng)中，BC作為總線控制器是總線系統(tǒng)的核心，它負(fù)責(zé)控制總線中各設(shè)備之間的數(shù)據(jù)交互，總線中的任何一次數(shù)據(jù)傳輸都需要BC進(jìn)行控制。BU-61580的BC協(xié)議能完成所有的MIL-STD-1553B消息格式，能夠完成其所有傳輸工作。各類消息格式可以通過軟件設(shè)置BC控制字和命令字來實(shí)現(xiàn)。BC功能軟件設(shè)計(jì)流程圖如圖2所示。

在1553B系統(tǒng)中，當(dāng)協(xié)議芯片BU-61580工作在RT模式時(shí)，RT作為遠(yuǎn)程終端可以滿足所有1553B總線的工作要求，完成所有傳輸工作。RT功能軟件設(shè)計(jì)流程圖如圖3所示[5]。

4 1553B總線測(cè)試

測(cè)試系統(tǒng)采用EXC-4000cPCI作為多功能總線測(cè)試卡。測(cè)試卡與原理樣機(jī)通過短截線、耦合器、1553B總線連接。其連接示意圖如圖4所示。由于通信信號(hào)傳輸?shù)娇偩€的端點(diǎn)時(shí)會(huì)發(fā)生反射，反射信號(hào)會(huì)干擾正常信號(hào)的傳輸，因此總線兩端需各安裝一個(gè)78 Ω的電阻，來匹配總線阻抗。

4.1 BC功能測(cè)試

為了驗(yàn)證設(shè)計(jì)的原理樣機(jī)作為BC時(shí)的各項(xiàng)功能，將以BU-61580芯片為核心的1553B總線協(xié)議終端作為BC，而總線測(cè)試卡作為RT，由BC向RT發(fā)送四個(gè)十六進(jìn)制數(shù)。BC向RT發(fā)送數(shù)據(jù)的測(cè)試中，原理樣機(jī)端控制臺(tái)顯示如圖5所示，發(fā)送的數(shù)據(jù)為 0x1111、0x2222、0x3333、0x4444。 字計(jì)數(shù)值為4，RT地址為2，子地址為1。總線測(cè)試卡接收到的數(shù)據(jù)信息如圖6所示，可以看出總線測(cè)試卡正確的接收了原理樣機(jī)發(fā)送的數(shù)據(jù)[6]。

圖2 BC功能軟件設(shè)計(jì)流程圖Fig.2 Flow chart the software design of BC function

圖3 RT功能軟件設(shè)計(jì)流程圖Fig.3 Flow chart the software design of RT function

圖4 1553B總線測(cè)試系統(tǒng)連接示意圖Fig.4 Schematic diagram of 1553B bus test system

由BC功能測(cè)試結(jié)果可以看到，BC-RT數(shù)據(jù)傳輸正確，說明BC端軟硬件設(shè)計(jì)正確，數(shù)據(jù)在1553B總線上傳輸正常，滿足MIL-STD-1553B總線協(xié)議的要求。

4.2 RT功能測(cè)試

進(jìn)行RT測(cè)試時(shí)，原理樣機(jī)作為RT，總線測(cè)試卡作為BC，由總線測(cè)試卡向原理樣機(jī)發(fā)送6個(gè)數(shù)，驗(yàn)證通信是否正常。在RT功能測(cè)試中，總線測(cè)試卡的狀態(tài)消息如圖7所示。原理樣機(jī)作為RT接收總線測(cè)試卡發(fā)送的消息，原理樣機(jī)控制臺(tái)顯示如圖8所示。

由實(shí)驗(yàn)測(cè)試結(jié)果可以看到，BC-RT數(shù)據(jù)傳輸正確，說明RT端軟件設(shè)計(jì)正確，數(shù)據(jù)在1553B總線上傳輸正常，滿足MIL-STD-1553B總線協(xié)議的要求。

5 結(jié)論

圖7 總線測(cè)試卡的狀態(tài)消息Fig.7 Status message of the bus test board

圖8 原理樣機(jī)接收的狀態(tài)消息Fig.8 Status message of principle prototype

本文從1553B總線的實(shí)現(xiàn)與測(cè)試要求出發(fā)，對(duì)基于BU-61580芯片的1553B總線進(jìn)行了軟硬件實(shí)現(xiàn)與測(cè)試。通過實(shí)驗(yàn)測(cè)試結(jié)果可以看到，所設(shè)計(jì)的原理樣機(jī)實(shí)現(xiàn)了作為BC和RT的各項(xiàng)功能。文中給出的原理樣機(jī)設(shè)計(jì)方法以及BC和RT功能的軟件設(shè)計(jì)流程，對(duì)1553B總線接口的設(shè)計(jì)具有借鑒意義。

[1]羅志強(qiáng).航空電子綜合化系統(tǒng)[M].北京:北京航空航天大學(xué)出版社,2006.

[2]邢秀琴,姚竹亭.基于1553B總線的通信接口及其應(yīng)用[J].中北大學(xué)學(xué)報(bào),2007,28(1):91-94.XING Xiu-qin,YAO Zhu-ting.Communication interface base on 1553B bus and its application[J].Journal of North University of China,2007,28(1):91-94.

[3]周遠(yuǎn)林,吳忠.基于BU-61580的1553B總線接口設(shè)計(jì)[J].計(jì)算機(jī)工程與應(yīng)用,2010,46(35):65-68.ZHOU Yuan-lin,WU Zhong.Design of 1553B bus interface based on BU-61580[J].Computer Engineering and Applications,2010,46(35):65-68.

[4]王世奎.航空電子通信系統(tǒng)關(guān)鍵技術(shù)問題的淺析[J].航空計(jì)算技術(shù),2001,31(4):36-39.WANG Shi-kui.The superficial analysis of the key technology problems in avionics communication system[J].Journal of Technology of Aviation Calculate,2001,31(4):36-39.

[5]羅一鋒,蔡嵩.基于1553B總線的接口設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù),2006,217(2):55-60.LUO Yi-feng,CAI Song.Design and Implementation of Interface Based on 1553B Bus[J].Modern Electronics Technique,2006,217(2):55-60.

[6]陳川．嵌入式MIL-STD-1553B航空通訊總線協(xié)議終端接口設(shè)計(jì)[D]．北京：中國(guó)科學(xué)院研究生院，2011.