硬件仿真平臺技術(shù)一般性研究

【摘要】本文將介紹硬件仿真平臺技術(shù)的原理和架構(gòu)，及其在集成電路測試中的作用。

【關(guān)鍵詞】仿真平臺；集成電路；系統(tǒng)

1.硬件仿真平臺原理

進入21世紀，隨著半導體工藝技術(shù)的發(fā)展，片上系統(tǒng)（System-on-Chip，SoC）已成為集成電路的主要形式。SoC是指將模擬集成電路、數(shù)字集成電路以及兩者的混合信號電路在單一硅單晶片上集成起來，并嵌入IP核、DSP、CPU、存儲器等器件單元，構(gòu)成一個能執(zhí)行特定功能的電路系統(tǒng)。SoC是基于ASIC技術(shù)發(fā)展起來的一種新型集成電路形式，但與一般的ASIC不同，SoC不再是功能單一的集成電路，而是成為功能作用多樣性完備的的系統(tǒng)芯片?，F(xiàn)代的半導體工藝技術(shù)，能將單個計算機系統(tǒng)全部功能集成在SoC單個芯片上，去執(zhí)行特定目的和用途的系統(tǒng)功能，因此，如何利用SoC去實現(xiàn)特定用途的系統(tǒng)功能，是學術(shù)界和工業(yè)界一個研究的熱點。

SoC使用復雜的設計架構(gòu)實現(xiàn)了完整的嵌入式系統(tǒng)功能。從圖1中可以看出：

（1）SoC一般以總線為基本架構(gòu)；

（2）SoC通常以MPU/MCU/DSP為內(nèi)部處理核心；

（3）SoC的軟件部分一般儲存于非揮發(fā)存儲器中；

（4）SoC是數(shù)/?；旌闲盘柤呻娐废到y(tǒng)；

（5）SoC采用軟件和硬件協(xié)同設計方式。

SoC具備一定的硬件功能，并且與軟件協(xié)同開發(fā)，正在成為嵌入式系統(tǒng)設計的主流技術(shù)。它擁有功耗低、體積小、集成度高、設計周期短等優(yōu)點，在電子行業(yè)得到越來越廣泛的應用。它的出現(xiàn)改變了傳統(tǒng)電子系統(tǒng)的開發(fā)流程和方法，極大的提高了工作效率。

SoC采用軟硬件協(xié)同設計方法，它兼顧自頂向下和自底向上相結(jié)合的設計思路。其具體流程如圖2所示：

它首先完成系統(tǒng)需求描述，將其細化為系統(tǒng)行為描述和結(jié)構(gòu)描述，通過相關(guān)的仿真驗證后，進行軟硬件結(jié)構(gòu)的劃分，把各功能模塊分配，確定其通過軟件部分或硬件部分來實現(xiàn)，再對各個功能模塊加以細化、綜合、模擬，直至生成虛擬系統(tǒng)原型。在整個細化模擬過程中，應多次進行軟硬件的協(xié)同仿真，保證及時發(fā)現(xiàn)細化中的錯誤并加以修正。

2.硬件仿真平臺架構(gòu)

SoC仿真平臺硬件架構(gòu)必須包含有以下幾部分結(jié)構(gòu)：

（1）USB接口電路單元：負責軟件程序數(shù)據(jù)交換；

（2）FPGA硬件輸入輸出單元：與外圍待仿真硬件電路連接；

（3）系統(tǒng)控制單元MCU；

（4）數(shù)據(jù)緩存結(jié)構(gòu)FIFO。

仿真平臺的硬件架構(gòu)如圖3所示。

仿真平臺架構(gòu)示意圖中，系統(tǒng)控制與接口部分是整個硬件平臺的主要單元，不僅接收計算機軟件部分發(fā)送出的數(shù)據(jù)信息，而且要將該信息傳送至待仿真外部SoC，并要將仿真數(shù)據(jù)結(jié)果采集并反饋回計算機軟件程序部分。在仿真過程中，由MCU來控制仿真平臺的運行時序和相關(guān)的數(shù)據(jù)信息、地址信息以及控制信息的分辨，由FPGA保證與外部待測SoC數(shù)據(jù)通路連接的正確性。

3.硬件仿真平臺實現(xiàn)

我們以8位加法器源代碼和MVP軟件生成的對應硬件源代碼文件作為設計源文件。首先建立待仿真的項目工程，進行基本的參數(shù)設置，然后為設計文件編寫testbench作為整個模塊的的頂層文件（如圖4所示），再進行編譯。其次，當編譯通過后，調(diào)用提供的VPI.dll進行軟硬件的聯(lián)合仿真，以驗證仿真平臺中硬件架構(gòu)的正確性。

從圖5可以看出，error信號為純軟件仿真和協(xié)同硬件平臺比對的結(jié)果。假如兩者結(jié)果不相等則error為高，表明仿真結(jié)果出現(xiàn)錯誤。從返回結(jié)果可知error信號一直為低，表明本協(xié)同驗證系統(tǒng)設計是正確的。將系統(tǒng)的硬件與軟件全部設計完成后，通過對系統(tǒng)整體的測試，明確了系統(tǒng)可以適應的工作范圍。

參考文獻

[1]湯江遜.SOC軟硬件聯(lián)合仿真驗證系統(tǒng)研究[碩士學位論文].成都：電子科技大學，2006

[2]詹瑾瑜.SoC軟/硬件協(xié)同設計方法研究[博士學位論文].成都：電子科技大學，2005

[3]程照明，蔡德鈞.系統(tǒng)芯片的軟硬件協(xié)同設計技術(shù)[J].艦船電子工程，2004，24（3）：11-15.

[4]王瑞明.SoC軟硬件協(xié)同設計方法和技術(shù)簡析[J].電子與封裝，2009，9（12）：41-45.

[5]Saifhashemi，A.，Pedram，H.Verilog HDL，powered by PLI：a suitable framework for describing and modeling asynchronous circuits at all levels of abstraction.2003.

[6]VPI User Guide and Reference.Cadence Design Systems.March 2003.