并行LED驅(qū)動(dòng)電路的多SITE測(cè)試方法

張鵬輝，周冬雁

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

1 引言

并行LED驅(qū)動(dòng)電路有數(shù)字控制部分和模擬輸出部分。測(cè)試時(shí)，既要輸入測(cè)試向量，又要測(cè)試16路輸出的電流線性度和一致性，對(duì)測(cè)試機(jī)資源的數(shù)量、精度、速度都有較高要求。隨著該類(lèi)電路的出貨量日益增長(zhǎng)，對(duì)測(cè)試成本和測(cè)試效率也提出了更高要求，采用多SITE測(cè)試方法，可以有效提高測(cè)試效率，降低測(cè)試成本，是未來(lái)該類(lèi)電路測(cè)試技術(shù)發(fā)展的一個(gè)重要趨勢(shì)。

2 LED驅(qū)動(dòng)電路介紹

2.1 電路基本功能介紹

某并行LED驅(qū)動(dòng)電路內(nèi)建位移寄存器和鎖存功能，可以將串行的輸入數(shù)據(jù)轉(zhuǎn)換成并行的輸出數(shù)據(jù)格式，工作電壓3.3～5 V，內(nèi)建16個(gè)輸出電流源，可以在每個(gè)輸出端口提供3～45 mA的恒定電流，且單顆芯片各通道之間的輸出差異小于3%。其內(nèi)部框圖如圖1所示。

電路工作時(shí)，通過(guò)R-EXT腳的外接電阻，控制OUT0～OUT15這16個(gè)恒流輸出腳的輸出電流，從CLK腳輸入外部時(shí)鐘信號(hào)，SDI端口輸入串行數(shù)據(jù)，LE為數(shù)據(jù)鎖存控制端口，OE為輸出使能控制端口。具體的管腳定義見(jiàn)表1。

圖1 并行LED驅(qū)動(dòng)電路內(nèi)部功能框圖

表1 并行LED驅(qū)動(dòng)電路管腳定義

電路的詳細(xì)工作時(shí)序見(jiàn)圖2。

圖2 并行LED驅(qū)動(dòng)電路的工作時(shí)序圖

2.2 通過(guò)R-ext電阻調(diào)節(jié)輸出電流的方式

在R-ext端口與GND之間接一個(gè)電阻（Rext），可以調(diào)節(jié)OUT0～OUT15這16個(gè)恒流輸出端口的輸出電流（Iout），公式（1）是其計(jì)算方法。

公式中的VR-ext指的是R-ext端口的電壓值，Rext指的是接到R-ext端口與GND之間的電阻值。例如當(dāng)電阻值是700 Ω，通過(guò)公式計(jì)算可得輸出電流值27.21 mA；當(dāng)電阻值是1 000 Ω時(shí)，輸出的電流則為19.05 mA。

3 典型參數(shù)及測(cè)試方法

3.1 并行LED驅(qū)動(dòng)電路常見(jiàn)測(cè)試參數(shù)

通常情況下，需要測(cè)試電路的工作電流（IDD）、靜態(tài)電流（ISD）、輸出電流（IOUT）、輸出電流誤差（DIOUT）等直流參數(shù)，如有必要，還需測(cè)試動(dòng)態(tài)參數(shù)，如各輸入端口到輸出端口的延遲時(shí)間（Tplh，Tphl），高-低電平轉(zhuǎn)換時(shí)的上升時(shí)間（Tr）和下降時(shí)間（Tf）等等。功能測(cè)試通過(guò)測(cè)試機(jī)輸入測(cè)試向量，讀取輸出端口狀態(tài)來(lái)完成。

3.2 常見(jiàn)參數(shù)測(cè)試方法

按照?qǐng)D3所示，連接好測(cè)試機(jī)和被測(cè)電路，從VDD端口加工作電壓，R-ext端口接外接電阻到地，由SDI、OE、LE、CLK等端口輸入測(cè)試向量，測(cè)試VDD上的工作電流，以及16個(gè)恒流輸出端口OUT0～OUT15的輸出高低電平狀態(tài)和輸出電流。

圖3 直流參數(shù)測(cè)試示意圖

4 多SITE測(cè)試與測(cè)試速度

4.1 多SITE測(cè)試的難點(diǎn)

由于并行LED驅(qū)動(dòng)電路本身有16個(gè)恒流輸出端口，這些端口都需要測(cè)試輸出電流，同時(shí)，還必須測(cè)試這些端口間的輸出電流一致性，因此要求測(cè)試機(jī)有較多的電壓電流源（VI源）可供使用，這些VI源對(duì)電壓電流的測(cè)試應(yīng)該一致性很高，保證測(cè)試精度和準(zhǔn)確性。在測(cè)試過(guò)程中，需要輸入輸出測(cè)試向量，又要求測(cè)試系統(tǒng)包括數(shù)字模塊，必須用數(shù)模混合測(cè)試系統(tǒng)。而且由于電路本身的市場(chǎng)價(jià)格不高，出貨量很大，既要求測(cè)試速度盡可能快，又要求測(cè)試成本盡可能低，勢(shì)必不能選擇過(guò)于高檔的測(cè)試系統(tǒng)。

綜合以上要求，以4 SITE測(cè)試為例，如果按照普通的測(cè)試方法對(duì)并行LED驅(qū)動(dòng)電路進(jìn)行4 SITE測(cè)試，就需要一種含有數(shù)字模塊的模擬測(cè)試系統(tǒng)，每個(gè)SITE需要16個(gè)VI源測(cè)試恒流輸出端口，還需要至少1個(gè)VI源連接VDD，這樣它必須擁有至少68個(gè)高精度VI源，這些VI源之間一致性要很好，同時(shí)其測(cè)試速度也要很快，最關(guān)鍵是價(jià)格也要低。符合以上要求的測(cè)試系統(tǒng)在市場(chǎng)上是找不到的，性能符合的價(jià)格不菲，達(dá)不到降低測(cè)試成本的目的；而價(jià)格可以接受的性能又達(dá)不到要求。

4.2 在普通測(cè)試機(jī)上進(jìn)行多SITE測(cè)試

4.2.1 測(cè)試系統(tǒng)選擇和測(cè)試方案設(shè)計(jì)

選用某集成電路測(cè)試系統(tǒng)，系統(tǒng)配置有16路直流電壓電流單元（OVC），最大輸出/測(cè)量電壓12 V，最大輸出/測(cè)量電流300 mA；4路大功率直流電壓電流單元（PVC），最大輸出/測(cè)量電流為1 A，最大輸出/測(cè)量電壓為32 V；一塊32路數(shù)字信號(hào)輸出/測(cè)量資源板（AC32），最大測(cè)試頻率20 MHz；一塊時(shí)間測(cè)量單元板（TMU），內(nèi)置4路時(shí)間測(cè)量單元，可以測(cè)試各種時(shí)間參數(shù)，同時(shí)該板還帶有32路繼電器控制位；另外該系統(tǒng)還有5 V、24 V固定電源等資源。

該測(cè)試系統(tǒng)屬于常見(jiàn)的主流測(cè)試系統(tǒng)，其VI源數(shù)目偏少，不同VI源之間有一定誤差，為了解決這一問(wèn)題，對(duì)VI源采用復(fù)用方式設(shè)計(jì)測(cè)試方案，即同一SITE的16路恒流輸出端口采用同一個(gè)VI源進(jìn)行測(cè)試，既減少了資源占用，也避免了不同VI源之間的特性偏差造成測(cè)量誤差。電路的直流參數(shù)采用OVC資源測(cè)試，需要跑測(cè)試向量的部分使用AC32資源。方案示意圖如圖4所示。其中VDD連接PVC板1A通道，R-ext通過(guò)繼電器K1和K2切換不同的電阻以配置輸出電流，SDI、CLK等端口連接AC32數(shù)字資源板的不同通道AC1～AC5，用來(lái)輸入測(cè)試向量，OUT0～OUT15這16個(gè)輸出端口通過(guò)繼電器切換連接到OVC板2A通道上。測(cè)試時(shí)，IDD、ISD等電流參數(shù)通過(guò)PVC1A直接進(jìn)行測(cè)試，關(guān)鍵參數(shù)Iout和Iout的一致性由同一個(gè)OVC資源2A通道進(jìn)行測(cè)試，在程序中，通過(guò)閉合K3到K18不同的開(kāi)關(guān)，控制具體測(cè)試哪一路輸出。

圖4 采用資源復(fù)用的測(cè)試方案示意圖

4.2.2 VI資源復(fù)用的優(yōu)化

VI資源的復(fù)用，實(shí)質(zhì)上是把16路輸出端口的測(cè)試從并行變成串行，通過(guò)犧牲一定的測(cè)試時(shí)間，減少VI資源的占用。這種復(fù)用在測(cè)試時(shí)必須要進(jìn)行切換，如果使用普通的機(jī)械繼電器，每個(gè)SITE的一個(gè)參數(shù)測(cè)試就要切換16次，繼電器動(dòng)作時(shí)間大概在5 ms左右，僅僅2個(gè)線性度參數(shù)測(cè)試，就會(huì)浪費(fèi)近400 ms的時(shí)間，大大降低了測(cè)試效率。并且機(jī)械繼電器壽命有限，易出故障。因此，本方案采用電子開(kāi)關(guān)進(jìn)行切換，經(jīng)過(guò)多方面比對(duì)，最終選定Analog Device公司的ADG408芯片。

ADG408是Analog Device公司推出的單芯片CMOS模擬多路復(fù)用器，內(nèi)置8個(gè)單通道，它根據(jù)3位二進(jìn)制地址線A0、A1和A2所確定的地址，將8路輸入之一切換至公共輸出。ADG408采用增強(qiáng)型LC2MOS工藝設(shè)計(jì)，具有低功耗、高開(kāi)關(guān)速度和低導(dǎo)通電阻等特性。本方案主要利用其高速和低導(dǎo)通電阻特性，更高的開(kāi)關(guān)速度帶來(lái)更高的測(cè)試效率，而低導(dǎo)通電阻則保證了測(cè)試準(zhǔn)確性。

利用ADG408進(jìn)行輸出端口切換的示意圖如圖5，每個(gè)SITE采用2塊ADG408芯片，被測(cè)電路16個(gè)輸出端口OUT0～OUT15分別接到ADG408的16個(gè)輸入通道上，ADG408的3位地址總線和2個(gè)EN使能端口則接到AC32數(shù)字資源板的不同通道AC6～AC10上，測(cè)試時(shí)，通過(guò)AC32板輸出測(cè)試向量，控制ADG408進(jìn)行不同輸出端口到測(cè)量通道的切換。

圖5 利用ADG408進(jìn)行輸出端口切換

4.3 多SITE測(cè)試的其他注意事項(xiàng)

多SITE測(cè)試時(shí)，首先要保證針卡平整度，尤其是驅(qū)動(dòng)電流參數(shù)的測(cè)試，要求所有輸出端口的探針接觸電阻有較高一致性，否則會(huì)帶來(lái)測(cè)試誤差。另外，在進(jìn)行針卡PCB布線時(shí)，盡量使多個(gè)SITE的GND分別引到測(cè)試系統(tǒng)上，實(shí)現(xiàn)遠(yuǎn)端共地，可以有效減少各SITE之間的互相干擾問(wèn)題。

4.4 測(cè)試結(jié)果與效率

通過(guò)采用OVC資源復(fù)用的方式對(duì)關(guān)鍵參數(shù)Iout進(jìn)行測(cè)試，有效地避免了測(cè)試機(jī)不同通道的誤差對(duì)測(cè)試結(jié)果的影響。采用ADG408進(jìn)行輸出端口的切換，有效地提高了測(cè)試效率。最終，4 SITE總測(cè)試時(shí)間為600 ms，加上探針臺(tái)INDEX時(shí)間，每秒可以完成4顆管芯的測(cè)試，相比單SITE測(cè)試，每片可提高測(cè)試效率300%。

5 結(jié)束語(yǔ)

在本文的測(cè)試方案設(shè)計(jì)中，通過(guò)VI資源復(fù)用，降低了對(duì)測(cè)試機(jī)的成本需求，同時(shí)采用最新的電子開(kāi)關(guān)技術(shù)，減少了測(cè)試時(shí)間損失。最終實(shí)現(xiàn)并行LED驅(qū)動(dòng)電路的多SITE測(cè)試，可以提高測(cè)試效率，降低測(cè)試成本。

[1] Alan Hastings. The Art of Analog Layout[M]. Pearson Education,Inc. Prentice Hall,Inc. 2001.

[2] Behzad Razavi. Design of Analog CMOS Integrated Circuits[M]. 西安交通大學(xué)出版社，2003.

[3] http∶//www.Anolog.com[EB/OL].

[4] Ocean Deng, Daniel Chien. TR6800 Tutorial [M]. IC Tester FAE,Test Reserch Inc.