可編程FM鎖相發(fā)射機(jī)的實(shí)現(xiàn)

宋小勇，王曉遠(yuǎn)，宋里瑾

（中國空空導(dǎo)彈研究院 河南 洛陽 471009）

調(diào)頻技術(shù)是遙測通信中的關(guān)鍵技術(shù)，廣泛應(yīng)用于各種遙測系統(tǒng)中。文中設(shè)計(jì)一種基于Atmega8的FM鎖相發(fā)射機(jī)，可實(shí)現(xiàn)發(fā)射頻率和調(diào)制頻偏的可編程。

1 FM鎖相發(fā)射機(jī)原理

調(diào)制信號(hào)首先經(jīng)過調(diào)制電路進(jìn)行電平轉(zhuǎn)換與幅度調(diào)整，然后與環(huán)路產(chǎn)生的誤差電壓相加，控制壓控振蕩器。由于環(huán)路帶寬低于調(diào)制頻譜的下限，因此調(diào)制信號(hào)不參與環(huán)路的反饋，使壓控振蕩器仍鎖定于中心頻率，實(shí)現(xiàn)調(diào)制信號(hào)對(duì)載波的頻率調(diào)制[1]。其原理如圖1所示。

圖1 鎖相調(diào)頻發(fā)射機(jī)原理圖Fig.1 FM transmitter based on PLL schematic diagram

2 FM鎖相發(fā)射機(jī)電路實(shí)現(xiàn)

鎖相調(diào)頻發(fā)射機(jī)的核心是鎖相環(huán)路及調(diào)制電路的設(shè)計(jì)。發(fā)射機(jī)輸出頻率的可編程，可以通過單片機(jī)對(duì)鎖相環(huán)芯片的編程來實(shí)現(xiàn)。在本設(shè)計(jì)中，鎖相環(huán)芯片采用ADF4107，可通過LE、DATA、CLOCK 3個(gè)端口實(shí)現(xiàn)輸出頻率的可編程。

調(diào)制頻偏通過分壓電路來實(shí)現(xiàn)，在設(shè)計(jì)中可以利用數(shù)字電位器來進(jìn)行分壓，通過對(duì)數(shù)字電位器的編程來實(shí)現(xiàn)調(diào)制頻偏的可編程，數(shù)字電位器選用AD5259。

控制單片機(jī)采用Atmega8，支持多種串口通信模式，包括TWI、SPI及USART，可實(shí)現(xiàn)與外部主機(jī)的串口通信及芯片控制功能。本設(shè)計(jì)中，Atmega8與上位機(jī)的通信采用USART協(xié)議端口實(shí)現(xiàn)，與數(shù)字電位器的通信采用TWI協(xié)議端口實(shí)現(xiàn)。

2.1 鎖相環(huán)電路設(shè)計(jì)

鎖相環(huán)電路包括參考晶振、鎖相環(huán)芯片、壓控振蕩器和環(huán)路濾波器。參考晶振選用40 MHz，壓控振蕩器選用S波段雙路電壓控制、雙輸出的振蕩器，鎖相環(huán)芯片使用ADF4107，其內(nèi)部集成鑒相鑒頻器、分頻器、電荷泵等，通過改變內(nèi)部寄存器的值能夠?qū)崿F(xiàn)頻率的可編程。環(huán)路濾波器具有低通作用，用來濾除電壓中的高頻分量和噪聲。它對(duì)環(huán)路參數(shù)調(diào)整起著決定性的作用，可以改善控制電壓的頻譜純度，提高系統(tǒng)穩(wěn)定度[2-3]?？紤]鑒相頻率的泄漏問題，本設(shè)計(jì)采用3階有源環(huán)路來實(shí)現(xiàn)，其電路圖如圖2所示。

圖2 有源環(huán)路濾波器電路圖Fig.2 Active loop filter circuit diagram

利用仿真軟件ADIsimPLL對(duì)所設(shè)計(jì)鎖相環(huán)進(jìn)行仿真，得到其開環(huán)傳遞函數(shù)的增益與相位曲線，如圖3所示。

圖3 輸入信號(hào)的開環(huán)頻率響應(yīng)關(guān)系圖Fig.3 Open-loop frequency response of input signal

本設(shè)計(jì)中，鑒相頻率設(shè)定為5 kHz，環(huán)路帶寬100 Hz，由上圖可以看出該環(huán)路濾波器的相位裕量大于45，可以保證環(huán)路較好的穩(wěn)定性[4]。對(duì)鑒相頻率的抑制大于60 dB，能夠保證發(fā)射機(jī)具有較小的寄生調(diào)頻。

2.2 調(diào)制電路設(shè)計(jì)

調(diào)制前端的分壓電路如圖4所示。

圖4 調(diào)制前端電路Fig.4 Modem front circuit diagram

數(shù)字電位器Rab中a為輸入端，w為輸出端，在w與地之間存在分布電容Cw，典型值為3～80 pF，選用的數(shù)字電位器AD5259的Cw為60 pF。該分布電容的存在使電位器呈低通特性，等效電路圖如圖5所示。

圖5 數(shù)字電位器的等效電路圖Fig.5 Digital potentiometer equivalent circuit diagram

由式（1）可得，AD5259-10 的帶寬為 1 061 kHz，該帶寬不能滿足現(xiàn)有的調(diào)制信號(hào)需要。在設(shè)計(jì)中，在可調(diào)電位器的aw，wb之間分別接一相同阻值的電阻，擴(kuò)展其帶寬，此時(shí)其等效電阻 R=（Raw//R3）//（Rwb//R4）。 因 R3=R4，所以 Raw=Rwb時(shí)，等效電阻最大，此時(shí)的R值即對(duì)應(yīng)于低通濾波器的截止頻率。經(jīng)計(jì)算，當(dāng)R3=R4=2 kΩ時(shí)，帶寬可擴(kuò)展為3.5 MHz，能夠滿足現(xiàn)階段需要。同時(shí)為了增加發(fā)射機(jī)的輸入阻抗，滿足采

該低通電路的-3 dB帶寬在數(shù)值上等于低通濾波器的上限截止頻率fC，即編器的帶負(fù)載能力，在a端串聯(lián)電阻R1。為了提高數(shù)字電位器的分辨率，在b端與地之間串接電阻R2[5]。

因壓控振蕩器的輸入端存在對(duì)地電容，為了提高其頻率響應(yīng)，輸入端要求低輸入阻抗。采用運(yùn)算放大器MAX4016設(shè)計(jì)一電壓跟隨電路，具有輸入阻抗高輸出阻抗低的特點(diǎn)，且其有高達(dá)350 MHz的增益帶寬積，能夠響應(yīng)10 MHz以上的信號(hào)。

3 下位機(jī)軟件實(shí)現(xiàn)

發(fā)射機(jī)的可編程通過上位機(jī)與Atmega8的串口通信來實(shí)現(xiàn)，在上位機(jī)的操作界面上輸入設(shè)定的輸出頻率值或調(diào)制頻偏值，通過串口發(fā)送給Atmega8。Atmega8根據(jù)接收到的值，對(duì)ADF4107或AD5259進(jìn)行配置，從而實(shí)現(xiàn)可編程功能。約定一次有效設(shè)置發(fā)送的數(shù)據(jù)幀格式如下：

表1 配置數(shù)據(jù)幀格式Tab.1 Figuration data frame format

幀頭為0x0F時(shí)判定為對(duì)輸出頻率進(jìn)行編程，幀頭為0xF0時(shí)判定為對(duì)調(diào)制頻偏進(jìn)行編程，幀頭為其他數(shù)據(jù)時(shí)判定為無效數(shù)據(jù)，需重新配置。程序流程圖如圖6所示。

圖6 下位機(jī)軟件流程圖Fig.6 Hypogenous machine software flow chart

3.1 串口通信實(shí)現(xiàn)

ATmega8單片機(jī)帶有一個(gè)全雙工通用同步/異步串行收發(fā)模塊USART，有獨(dú)立的高精度波特率發(fā)生器，支持5、6、7、8和9位數(shù)據(jù)位、1位或2位停止位的串行數(shù)據(jù)幀結(jié)構(gòu)[6]。設(shè)計(jì)中采用中斷的方式來實(shí)現(xiàn)接收功能，波特率設(shè)定為9 600 bps，采用8位數(shù)據(jù)位、無校驗(yàn)、1位停止位的數(shù)據(jù)幀結(jié)構(gòu)。中斷響應(yīng)函數(shù)如下：

Atmega8完成一次中斷響應(yīng)后，數(shù)據(jù)保存在數(shù)組rx_data[]中，主程序根據(jù)接收到的數(shù)據(jù)調(diào)用頻率或調(diào)制頻偏配置函數(shù)。

3.2 配置函數(shù)設(shè)計(jì)

輸出頻率配置通過改變ADF4107控制字來實(shí)現(xiàn)。ADF4107共有4個(gè)控制寄存器需配置，輸出頻率改變時(shí)僅N寄存器改變即可，Atmega8與 ADF4107之間遵循 SPI通信協(xié)議。對(duì)ADF4107配置時(shí)，接收到的數(shù)據(jù)以u(píng)nsigned char形式保存在三字節(jié)的數(shù)組中，需要轉(zhuǎn)換成24位的寄存器控制字。

調(diào)制頻偏配置通過改變AD5259的RDAC寄存器值來實(shí)現(xiàn)。Atmega8與AD5259之間遵循TWI通信協(xié)議。該通信協(xié)議需兩根雙向信號(hào)線，一根是數(shù)據(jù)線SDA，另一根是時(shí)鐘線SCL，通過上拉電阻接正電源。每個(gè)接到I2C總線上的器件都有唯一的地址。主機(jī)發(fā)送地址時(shí)，總線上的每個(gè)從機(jī)都將這7位地址碼與自己的地址進(jìn)行比較，如果相同，則認(rèn)為自己正被主機(jī)尋址，根據(jù)R/T位將自己確定為發(fā)送器或接收器。

配置函數(shù)設(shè)計(jì)時(shí)，首先對(duì)各個(gè)寄存器進(jìn)行初始化，再按照配置時(shí)序向各個(gè)寄存器寫入預(yù)定的值。需要注意的是，TWI協(xié)議中每一個(gè)傳送字節(jié)后面都必須跟隨一位應(yīng)答位，且SCL位為高電平時(shí)，SDA不能有上升或下降沿出現(xiàn)，否則就重新開始一個(gè)字節(jié)的數(shù)據(jù)傳輸或中斷本字節(jié)傳輸。

4 結(jié)束語

該可編程發(fā)射機(jī)在不進(jìn)行硬件改變的情況下，實(shí)現(xiàn)了輸出頻率和調(diào)制頻偏的可編程，提高了發(fā)射機(jī)的通用性。該發(fā)射機(jī)頻率覆蓋 2 200～2 300 MHz，調(diào)制響應(yīng) 100 Hz～3.5 MHz，能夠滿足大部分FM體制下的遙測任務(wù)需求。

[1]張厥盛，鄭繼禹.鎖相技術(shù)[M].西安：西安電子科技大學(xué)出版社，2003.

[2]DEAN BANERJEE.PLL Performance， Simulation， and Design[M].Handbook 4th Edition，2006.

[3]石春燕.射頻鎖相環(huán)頻率合成器的分析與設(shè)計(jì) [D].南京：河海大學(xué)，2006.

[4]Thompson I V，Brennan P V.Fourth-order PLL loop filters design technique with invariant frequency and phase margin[J].IEE proc.-Circuits Devices Syst.，2005（152）：2.

[5]沙占友.數(shù)字電位器應(yīng)用指南[M].北京：化學(xué)工業(yè)出版社，2008.

[6]馬潮.Atmega8原理及應(yīng)用手冊(cè)[M].北京：清華大學(xué)出版社，2002.