Viterbi譯碼算法在55系列DSP上的C語言實現(xiàn)

郭 勇，邵凝寧

（南京北方信息控制集團有限公司產(chǎn)品研發(fā)中心，江蘇 南京 211153）

0 引言

Viterbi譯碼算法是針對卷積碼的性能最好的譯碼算法，TI公司的55系列DSP芯片兼容54系列DSP芯片，而且具有功耗更低、運算速率更高等特點，廣泛地應(yīng)用于現(xiàn)代數(shù)字通信系統(tǒng)中。目前現(xiàn)有的文獻(xiàn)中，對怎樣用C語言編程實現(xiàn)Viterbi譯碼算法論述不多。文獻(xiàn)[1—3，8]等用匯編語言編寫，可讀性較差，文獻(xiàn)[4－6]僅僅給出了程序的簡化流程圖及部分函數(shù)的介紹，并沒有對Viterbi算法的糾錯性能進(jìn)行詳細(xì)驗證。本文針對常用的（2，1，7）卷積碼，設(shè)計實現(xiàn)了一種全并行的連續(xù)譯碼的Viterbi算法，硬判決譯碼，在VC++6.0上開發(fā)，再移植到CCS平臺上運行，采用文件讀寫操作的方法進(jìn)行糾錯性能驗證。仿真實驗結(jié)果表明其糾錯性能完全達(dá)到甚至優(yōu)于理論上Viterbi譯碼算法糾錯性能的極限。

1 Viterbi譯碼算法的原理及程序流程

Viterbi譯碼程序由以下模塊組成:文件讀、寫操作模塊，BMU模塊，ACS模塊，ACS迭代計算模塊最小狀態(tài)值計算模塊，回溯模塊和ram讀寫模塊等每個模塊用相應(yīng)的函數(shù)實現(xiàn)。狀態(tài)數(shù)S=64，回溯深度tblen=42，采用4個數(shù)組存儲4個ram塊的譯碼結(jié)果，分別為Pre_ram[48]用于存儲前48時刻的譯碼結(jié)果，ram1[42]、ram2[42]和ram3[42]分別循環(huán)存儲接下來每42時刻的譯碼結(jié)果，實現(xiàn)連續(xù)譯碼。N為進(jìn)入（2，1，7）編碼器的比特數(shù)。

1.1 頭文件定義

#include ＜stdio.h＞

#define uint unsigned int

#define N 20000

#define N1 4

#define N2 64

#define N3 42

#define N4 48

//函數(shù)申明

extern void File_Read（uint y0[]，uint y1[]）;

extern void Bmu（uint y0，uint y1，uint b[]）;

extern void ACS（uint SM1，uint BM1，uint SM2，uint BM2，uint data[]）;

extern void ACS_diedai（uint y0，uint y1，uint ACS_SM[]，uint xingcun[]）;

┋

extern void State_Huisu（uint Min_State，uint xingcun[]，uint state[]）;

extern void ram_Huisu（uint Huisu_State[]，uint Xingcun[][N2]，uint Yima[]）;

extern void File_Write（uint yima[]）;

// 輸入譯碼器的y0[N]和y1[N]賦初值

static uint y0[N]={0};

static uint y1[N]={0};

static uint ACS_SM[N2]={0};//用于存儲每個時刻ACS運算后S0－S63狀態(tài)的SM值，初始化全為0;

static uint Xingcun_1[N3][N2];// 用于 ram1 的 42 個時刻幸存路徑值的存儲;

static uint Yima_1[N3];// 存儲ram_1的譯碼結(jié)果

static uint yima[N]={0};// 存儲全部的譯碼結(jié)果

為節(jié)省篇幅，沒有全部列出來。

1.2 Viterbi譯碼算法程序流程

具體的譯碼流程如圖1所示。

圖1 譯碼算法程序流程圖

2 各功能模塊的函數(shù)設(shè)計

2.1 File讀操作模塊

函數(shù)void File_Read（uint y0[N]，uint y1[N]）完成此功能，y0[N]和y1[N]是輸入Viterbi譯碼器的輸入待譯碼數(shù)據(jù)。

2.2 BMU模塊

函數(shù)void Bmu（uint y0，uint y1，uint b[N1]）完成此功能，b[4]是一個1行4列的數(shù)組，用于返回輸入值{y0，y1}與00，01，10，11的漢明距離。實際編程時，用指針p指向b[4]。

2.3 前6個時刻SM值計算模塊的設(shè)計

函數(shù)void Pre_ACS（uint y0，uint y1，uint ACS_SM[N2]，uint b[]，uint i）完成此功能，ACS_SM[N2]是每一時刻對應(yīng)的S0－S63的SM值，因為ACS_SM[N2]要保持上一時刻的計算結(jié)果，所以數(shù)組ACS_SM[N2]為static（靜態(tài)）數(shù)組。i為時刻數(shù)，i=0－5。

2.4 ACS模塊的設(shè)計

函數(shù)void ACS（uint SM1，uint BM1，uint SM2 uint BM2，uint data[2]），SM1和SM2是路徑度量值，BM1和BM2是分支度量值。data[2]是一個1行2列的數(shù)組，這里設(shè)定，如果SM1+BM1≥SM2+BM2，data[0]=SM2+BM2，data[1]=1;如果SM1+BM1＜SM2+BM2，data[0]=SM1+BM1，data[1]=0。

2.5 ACS迭代運算模塊的設(shè)計

函數(shù)void ACS_diedai（uint y0，uint y1，uint ACS_SM[N2]，uint xingcun[N2]）完成此功能，用指針p1和p2分別指向數(shù)組ACS_SM[64]和xingcun[64]），用于返回每次計算更新后64個狀態(tài)的SM值和幸存值，為防止溢出，如果64個狀態(tài)的SM值都大于8，則所有的SM值都減去8。

2.6 最小值所在狀態(tài)模塊的設(shè)計

函數(shù)uint Small_State（uint ACS_SM[N2]）實現(xiàn)的功能:在輸入某時刻63個狀態(tài)的SM值時，輸出最小SM值所在的狀態(tài)值。該狀態(tài)值用于回溯計算的狀態(tài)起始處。

2.7 狀態(tài)回溯模塊的設(shè)計

函數(shù)void State_Huisu（uint Min_State，uint xingcun[N2]，uint state[2]）實現(xiàn)的功能:在給出某一狀態(tài)及某時刻該狀態(tài)的幸存值計算預(yù)譯碼值和下一時刻的狀態(tài)。

2.8 ram_Pre回溯模塊的設(shè)計

函數(shù)void Pre_ram_Huisu（uint Huisu_State_pre[N3+1]，uint Xingcun_Pre[N3][N2]，uint Yima_Pre[N4]）完成此功能。該函數(shù)實現(xiàn)的功能是對ram_Pre模塊通過回溯得到預(yù)譯碼值。預(yù)譯碼值存入數(shù)組 Yima_Pre[6]－Yima_Pre[47]中，與實際的譯碼結(jié)果順序相反。

2.9 前6個時刻狀態(tài)回溯計算模塊

函數(shù)void Pre_Start_Huisu（uint Start_State，uint Yima_Pre[N4]）完成此功能，Start_State=Huisu_State_pre[0]，用這個值計算t=0－5時刻的預(yù)譯碼值，存入Yima_Pre[0]－Yima_Pre[5]。

2.10 ram回溯模塊的設(shè)計

函數(shù)void ram_Huisu（uint Huisu_State[N3+1]，uint Xingcun[N3][N2]，uint Yima[N3]）用于完成此功能。Huisu_State[42+1]，是一個1行43列的數(shù)組，存放每一回溯時刻的狀態(tài)值，Xingcun[N3][N2]是一個42行64列的二維數(shù)組，存儲用于回溯的42個時刻每一時刻的幸存值。Yima[42]用于存放每一時刻的預(yù)譯碼值，該函數(shù)可以被ram1，ram2，ram3調(diào)用。

2.11 File寫操作模塊

函數(shù)void File_Write（uint yima[N]）用于把數(shù)組yima[N]寫入yima_out.txt文件中，用來與Yuanbianma.txt文件進(jìn)行誤碼率計算。

3 糾錯性能測試

對設(shè)計的Viterbi譯碼器C程序糾錯性能的測試，采用的方法見文獻(xiàn)[7]:進(jìn)入（2，1，7）編碼器的比特數(shù)N=20000個，可動態(tài)更改。同時把數(shù)據(jù)寫入到Y(jié)uanbianma.txt文檔中保存。編碼后比特數(shù)為2*N=40000個，再在Matlab中對編碼數(shù)據(jù)加擾碼，然后把有擾碼的數(shù)據(jù)寫入到y(tǒng)0.txt文檔和y1.txt文檔中。C程序讀入數(shù)據(jù)到數(shù)組y0[N]和y1[N]。

圖2 不同錯誤形式下BER性能比較曲線圖

圖3 不同SNR下BER性能比較曲線圖

程序運行完成后，譯碼數(shù)組yima[N]的值寫入到y(tǒng)ima_out.txt文件中。最后把yima_out.txt中的數(shù)據(jù)導(dǎo)入到Matlab中，計算誤比特率。誤碼形式是以100個比特為一組，編碼后每100個比特隨機錯5位、6位、7位、8位和9位等，還有一種錯誤形式是對編碼數(shù)據(jù)加高斯白噪聲，比較不同信噪比（SNR）條件下的誤比特率（BER）。

由圖2和圖3的曲線可以看出，本文用C語言設(shè)計的Viterbi譯碼器程序，其糾錯性能不僅完全達(dá)到理論上vitdec（）函數(shù)糾錯性能的極限，而且其糾錯性能甚至優(yōu)于理論算法的糾錯性能。

4 結(jié)束語

針對卷積碼的Viterbi譯碼算法，本文用C語言進(jìn)行了各功能函數(shù)的設(shè)計，給出了完整的程序流程圖，并采用大容量編譯碼數(shù)據(jù)對Viterbi譯碼程序進(jìn)行糾錯性能的測試。仿真實驗結(jié)果表明，本文設(shè)計的Viterbi譯碼程序完全達(dá)到甚至優(yōu)于Viterbi理論算法的糾錯性能。采用C語言設(shè)計，平臺移植性好，程序可讀性好。因此，本文設(shè)計的Viterbi譯碼程序具有較好的實際應(yīng)用價值。

[1]吳莉莉.劉益成.用TMS320C54X實現(xiàn)Viterbi譯碼器[J].單片機與嵌入式系統(tǒng)應(yīng)用，2004，4（4）:19－21.

[2]董鵬，張鎖熊，田迎舉.數(shù)字衛(wèi)星通信中的Viterbi算法及DSP實現(xiàn)[J].現(xiàn)代電子技術(shù)，2003，2（5）:31－33.

[3]呂圣潔，李小文，張傳達(dá).適用于TD－SCDMA系統(tǒng)的Viterbi譯碼及其DSP實現(xiàn)[J].微計算機信息，2008，24（4）:166－168.

[4]孫延鵬，趙雪瑩，博海玲.基于DSP的Viterbi譯碼器的實現(xiàn)[J].沈陽航空工業(yè)學(xué)報，2004，21（4）:82－84.

[5]劉少陽，鄒永.（2，1，7）卷積編碼及其維特比譯碼算法的軟件實現(xiàn)[J].信息與電子工程，2006，4（6）:467－469.

[6]趙冰.卷積編碼及基于DSP的Viterbi譯碼器設(shè)計[J].信息與控制，2002，31（5）:473－476.

[7]郭勇，陳艷玲.Viterbi－IP核糾錯性能的驗證[J].電訊技術(shù)，2012，10（52）:1702－1705.