總劑量輻射環(huán)境中的靜態(tài)隨機(jī)存儲(chǔ)器功能失效模式研究

鄭齊文余學(xué)峰崔江維 郭 旗 任迪遠(yuǎn) 叢忠超3)

1)(中國(guó)科學(xué)院新疆理化技術(shù)研究所，烏魯木齊 830011)

2)(新疆電子信息材料與器件重點(diǎn)實(shí)驗(yàn)室，烏魯木齊 830011)

3)(中國(guó)科學(xué)院大學(xué)，北京 100049)

(2012年12月30日收到;2013年1月30日收到修改稿)

1 引言

靜態(tài)隨機(jī)存儲(chǔ)器是數(shù)字處理、信息處理、自動(dòng)控制設(shè)備中重要組成部件，被廣泛應(yīng)用到航天器和衛(wèi)星的控制系統(tǒng)中[1].空間輻射環(huán)境中的帶電粒子(如電子、質(zhì)子與帶電重粒子)和宇宙射線(xiàn)會(huì)對(duì)SRAM器件造成輻射損傷，引起諸如數(shù)據(jù)存取速率、噪聲容限、功耗電流等特性參數(shù)的劇烈變化，甚至造成數(shù)據(jù)錯(cuò)誤或功能完全失效，嚴(yán)重威脅航天器工作的可靠性和安全性[2].因此，研究SRAM器件的輻射效應(yīng)具有重要現(xiàn)實(shí)意義和必要性.

自上世紀(jì)70年代起，國(guó)內(nèi)外針對(duì)SRAM的總劑量輻射效應(yīng)開(kāi)展了大量研究[3-9].目前關(guān)于SRAM總劑量輻射損傷機(jī)理的基本認(rèn)識(shí)是：輻射在柵氧化物和隔離氧化物中引入的氧化物陷阱電荷及界面陷阱電荷引起晶體管閾值電壓漂移及漏電，積累到一定程度造成SRAM功能失效，在參數(shù)測(cè)試上表現(xiàn)為隨著總劑量輻射靜態(tài)功耗電流增加，累積到一定劑量器件功能失效[3].

目前關(guān)于SRAM總劑量功能失效的研究大部分集中在物理層面，少有在電路級(jí)別關(guān)于失效模式的探討，且對(duì)不同工藝及電路結(jié)構(gòu)的器件采用不同的實(shí)驗(yàn)方法得出了不同的結(jié)論[10-12].

實(shí)際上，由于SRAM器件內(nèi)部電路結(jié)構(gòu)復(fù)雜，宏觀(guān)電參數(shù)的測(cè)試結(jié)果很難體現(xiàn)器件內(nèi)部的損傷信息，使得目前對(duì)總劑量輻照引起的SRAM功能失效模式的認(rèn)識(shí)依然不是十分清晰.首先SRAM功能失效模式可為存儲(chǔ)單元固定錯(cuò)誤(Stuck-at fault)，存儲(chǔ)單元轉(zhuǎn)變錯(cuò)誤(Transition fault)，多個(gè)存儲(chǔ)單元的耦合錯(cuò)誤(Coupling fault)，以及譯碼器錯(cuò)誤(Address fault)等[13].目前在SRAM的總劑量輻射效應(yīng)測(cè)試中，多數(shù)實(shí)驗(yàn)通過(guò)遍歷地址寫(xiě)入讀取固定數(shù)據(jù)的功能測(cè)試方法來(lái)判斷SRAM功能是否正常[4-9]，但寫(xiě)入讀取固定數(shù)據(jù)的功能測(cè)試只能覆蓋存儲(chǔ)單元固定錯(cuò)誤以及部分的轉(zhuǎn)變和耦合錯(cuò)誤且需要假設(shè)譯碼器正常工作，如果SRAM的功能失效模式不在其覆蓋范圍內(nèi)，則該器件的抗總劑量輻照水平會(huì)被高估.例如總劑量輻照引起SRAM譯碼器錯(cuò)誤，由于寫(xiě)入讀取固定數(shù)據(jù)的功能測(cè)試對(duì)所有地址寫(xiě)入的數(shù)據(jù)相同，因此即便是輻照引起了譯碼器失效，器件仍可通過(guò)該功能測(cè)試.其次在相同的功能失效模式下，SRAM功能失效可以是存儲(chǔ)單元失效和外圍電路失效，外圍電路失效又可分為譯碼器失效、寫(xiě)驅(qū)動(dòng)電路失效、靈敏放大器失效、數(shù)據(jù)IO失效等[13].研究確定SRAM的總劑量輻照功能失效模塊，對(duì)SRAM器件的抗總劑量輻射加固及評(píng)估具有一定的指導(dǎo)意義.如果可以確定SRAM的失效模塊，我們可以只針對(duì)該模塊進(jìn)行工藝或設(shè)計(jì)加固來(lái)提高SRAM器件的抗總劑量輻照水平，進(jìn)而減小整體加固所需要的成本;在輻射損傷評(píng)估中，則可有針對(duì)性地加強(qiáng)相關(guān)性能的檢測(cè)，提高評(píng)估精度.

本文對(duì)SRAM器件總劑量輻射引起的功能失效進(jìn)行了六種不同測(cè)試圖形下的測(cè)試.利用不同測(cè)試圖形覆蓋的出錯(cuò)模式不同，通過(guò)對(duì)比一定累積劑量下同一器件不同測(cè)試圖形測(cè)試結(jié)果的差異，以及對(duì)失效存儲(chǔ)單元單獨(dú)進(jìn)行測(cè)試，研究了總劑量輻照引起的靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)功能失效模式.

2 輻照實(shí)驗(yàn)及測(cè)試方法

本次實(shí)驗(yàn)SRAM參數(shù)的測(cè)試在Verigy 93000上進(jìn)行，輻照前后對(duì)SRAM進(jìn)行了六種不同測(cè)試圖形的功能測(cè)試.如表1所示，復(fù)雜的測(cè)試圖形覆蓋較多的失效模式，簡(jiǎn)單的測(cè)試圖形覆蓋較少的失效模式[13].其中固定數(shù)據(jù)(Solid)測(cè)試圖形即為遍歷地址寫(xiě)入讀取固定數(shù)據(jù)的功能測(cè)試.在對(duì)SRAM進(jìn)行功能測(cè)試的同時(shí)也對(duì)靜態(tài)功耗電流，讀延遲時(shí)間等直流和交流參數(shù)進(jìn)行了測(cè)試.

表1 實(shí)驗(yàn)應(yīng)用測(cè)試圖形以及其覆蓋的靜態(tài)隨機(jī)存儲(chǔ)器出錯(cuò)模式

實(shí)驗(yàn)器件采用IDT公司0.5μm互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝的16 kbit SRAM，器件型號(hào)為IDT6116SA.輻照實(shí)驗(yàn)在中國(guó)科學(xué)院新疆理化技術(shù)研究所60Co-γ射線(xiàn)源上進(jìn)行，劑量率為0.51 Gy(Si)/s.選取3片同一批次的器件，分別編號(hào)為A，B，C，器件A輻照到總劑量150 Gy，器件B輻照到總劑量200 Gy，器件C輻照到總劑量300 Gy.器件在輻照期間，除了Vss管腳接地外，其他所有管腳接5 V高電平，使得器件處于靜態(tài)狀態(tài).

3 實(shí)驗(yàn)結(jié)果及討論

3.1 實(shí)驗(yàn)結(jié)果

如表2所示，器件A在輻照到總劑量150 Gy后，進(jìn)行不同測(cè)試圖形的功能測(cè)試，SRAM可以通過(guò) Solid，Checkerboard，March-6N和Galpat的功能測(cè)試，但無(wú)法通過(guò)Galrow，Galcol的功能測(cè)試.器件在進(jìn)行Galrow和Galcol測(cè)試時(shí)，地址(96，11，0)的存儲(chǔ)單元發(fā)生0到1的翻轉(zhuǎn)(我們用(x，y，d)表示存儲(chǔ)單元的地址，x為地址線(xiàn)A0—A6的10進(jìn)制表示，y為地址線(xiàn)A7—A10的10進(jìn)制表示，d代表一個(gè)字(word)的第d個(gè)位(bit)).器件B和C分別輻照到總劑量200 Gy和300 Gy后，無(wú)法通過(guò)所有測(cè)試圖形的功能測(cè)試.

3.2 結(jié)果討論

3.2.1 數(shù)據(jù)保存錯(cuò)誤

在本次試驗(yàn)應(yīng)用的六種測(cè)試圖形中，Galpat覆蓋最多的失效模式且包含其他五種測(cè)試圖形覆蓋的失效模式.器件A在150 Gy處可以通過(guò)Galpat的測(cè)試，則說(shuō)明該器件未出現(xiàn)其覆蓋的失效模式，但器件A無(wú)法通過(guò)Galrow以及Galcol的測(cè)試，表明該器件表現(xiàn)出了新的失效模式，且該失效模式不在表1所列范圍內(nèi).器件A地址為(96，11，0)的存儲(chǔ)單元在Galrow和Galcol的測(cè)試中發(fā)生0到1的翻轉(zhuǎn)，而在其他測(cè)試圖形中并未翻轉(zhuǎn)，說(shuō)明該存儲(chǔ)單元的翻轉(zhuǎn)需要一定的條件.我們對(duì)該存儲(chǔ)單元單獨(dú)進(jìn)行了寫(xiě)讀操作，該存儲(chǔ)單元在寫(xiě)操作之后直接讀取數(shù)據(jù)始終正確，但寫(xiě)操作之后使器件置于靜態(tài)一段時(shí)間，當(dāng)這段時(shí)間大于0.15 ms時(shí)，讀取數(shù)據(jù)該存儲(chǔ)單元發(fā)生0到1的翻轉(zhuǎn)，上述實(shí)驗(yàn)現(xiàn)象表明器件的功能失效模式為數(shù)據(jù)保存錯(cuò)誤(Data retention fault)，數(shù)據(jù)保存錯(cuò)誤是指存儲(chǔ)單元只能正確存儲(chǔ)數(shù)據(jù)一定時(shí)間，一定時(shí)間后存儲(chǔ)數(shù)據(jù)向相反方向翻轉(zhuǎn)[10].對(duì)失效存儲(chǔ)單元寫(xiě)操作之后直接讀取數(shù)據(jù)功能正確表明器件的寫(xiě)讀功能模塊并未失效，且器件A在150 Gy只有一個(gè)存儲(chǔ)單元發(fā)生翻轉(zhuǎn)，外圍電路失效一般會(huì)使得大量存儲(chǔ)單元發(fā)生翻轉(zhuǎn)，根據(jù)以上分析我們認(rèn)為器件功能失效初期的失效模塊為存儲(chǔ)單元.

表2 器件A，B，C不同測(cè)試圖形功能測(cè)試結(jié)果

IDT6116SA的存儲(chǔ)單元結(jié)構(gòu)為四晶體管多晶硅電阻負(fù)載(4T-2R)結(jié)構(gòu)，如圖1所示.4T-2R結(jié)構(gòu)的存儲(chǔ)單元可以最大限度上節(jié)省硅片上的面積，商用器件大多會(huì)選擇這種存儲(chǔ)單元結(jié)構(gòu).同六晶體管結(jié)構(gòu)(6T)存儲(chǔ)單元一樣，4T-2R結(jié)構(gòu)存儲(chǔ)單元通過(guò)左右兩側(cè)的正反饋來(lái)穩(wěn)定存儲(chǔ)數(shù)據(jù)，只是多晶硅電阻取代p型金屬氧化物半導(dǎo)體晶體管(PMOSFET)成為上拉負(fù)載.為了限制存儲(chǔ)單元上的漏電流，多晶硅電阻的阻值一般較大，這就造成其上拉驅(qū)動(dòng)能力遠(yuǎn)小于PMOSFET.當(dāng)存儲(chǔ)數(shù)據(jù)0時(shí)，晶體管Q3和Q4處于關(guān)閉狀態(tài)，Q1處于開(kāi)啟狀態(tài)，存儲(chǔ)節(jié)點(diǎn)A存儲(chǔ)低電平，Q2處于關(guān)閉狀態(tài)，存儲(chǔ)節(jié)點(diǎn)B存儲(chǔ)高電平.

IDT6116SA是0.5μmCMOS工藝的器件，柵氧化物較厚，總劑量輻照在柵氧產(chǎn)生的氧化物陷阱電荷會(huì)引起晶體管閾值電壓負(fù)向漂移[2].處于關(guān)閉狀態(tài)n型金屬氧化物半導(dǎo)體晶體管(NMOSFET)的驅(qū)動(dòng)能力與閾值電壓直接相關(guān)，閾值電壓越小關(guān)態(tài)漏電流越大，進(jìn)而驅(qū)動(dòng)能力越強(qiáng).總劑量輻照會(huì)使得晶體管Q1和Q2的驅(qū)動(dòng)能力增強(qiáng)，對(duì)于輻照期間存儲(chǔ)數(shù)據(jù)為1的情況，處于開(kāi)啟狀態(tài)的Q2閾值電壓負(fù)向漂移大于處于關(guān)閉狀態(tài)的Q1[2]，即輻照后Q2的驅(qū)動(dòng)能力要大于Q1.當(dāng)總劑量輻照使得Q2的驅(qū)動(dòng)能力大于RL時(shí)，對(duì)該存儲(chǔ)單元寫(xiě)入數(shù)據(jù)0后，Q2使存儲(chǔ)節(jié)點(diǎn)B的分壓小于1/2Vdd，晶體管Q1關(guān)閉，Q1關(guān)閉促使節(jié)點(diǎn)A電壓上升，進(jìn)一步提高Q2的驅(qū)動(dòng)能力，形成正反饋，最終導(dǎo)致存儲(chǔ)單元翻轉(zhuǎn).如果節(jié)點(diǎn)B的分壓大于1/2 Vdd，則不足以關(guān)閉晶體管Q1引起正反饋，存儲(chǔ)單元也不會(huì)發(fā)生數(shù)據(jù)的翻轉(zhuǎn)，也就說(shuō)晶體管Q2的閾值電壓負(fù)向漂移到一定的值，才會(huì)發(fā)生存儲(chǔ)單元數(shù)據(jù)翻轉(zhuǎn)[14,15].圖2(a)為器件C輻照前上電直接讀取00h的位圖(bitmap)，淺色的點(diǎn)代表存儲(chǔ)數(shù)據(jù)0的存儲(chǔ)單元，深色的點(diǎn)代表存儲(chǔ)數(shù)據(jù)1的存儲(chǔ)單元，由于輻照期間未對(duì)器件寫(xiě)入數(shù)據(jù)，上電直接讀取的數(shù)據(jù)即為輻照本底數(shù)據(jù).圖2(b)為輻照300 Gy后，對(duì)器件進(jìn)行寫(xiě)讀數(shù)據(jù)00h的功能測(cè)試bitmap，結(jié)果顯示輻照期間處于1狀態(tài)的存儲(chǔ)單元多數(shù)發(fā)生0到1的翻轉(zhuǎn).

圖1 四晶體管多晶硅電阻負(fù)載的靜態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)單元結(jié)構(gòu)圖

對(duì)器件A存儲(chǔ)單元(96，11，0)進(jìn)行寫(xiě)讀操作的實(shí)驗(yàn)結(jié)果表明，存儲(chǔ)單元向相反的方向翻轉(zhuǎn)前可以保持正確存儲(chǔ)數(shù)據(jù)一段時(shí)間.圖3為存儲(chǔ)節(jié)點(diǎn)B一側(cè)的等效電路圖，如圖3所示，把晶體管Q2等效為電阻RQ2，該阻值代表晶體管Q2的驅(qū)動(dòng)能力，與其閾值電壓直接相關(guān)，電容C為存儲(chǔ)節(jié)點(diǎn)B的寄生電容，該電容存儲(chǔ)的電荷代表存儲(chǔ)節(jié)點(diǎn)B存儲(chǔ)的數(shù)據(jù).對(duì)存儲(chǔ)單元節(jié)點(diǎn)B一側(cè)建立基爾霍夫方程為

圖2 (a)器件C輻照前上電直接讀取00h;(b)器件C輻照300 Gy后，寫(xiě)讀00h功能的位圖測(cè)試的位圖

其中UC(t)為寄生電容C兩端的電壓，把各元件的電阻電容特性應(yīng)用到上式，化簡(jiǎn)得微分方程

對(duì)存儲(chǔ)單元進(jìn)行寫(xiě)0操作時(shí)，字線(xiàn)WL處于高電平使得存取晶體管處于導(dǎo)通狀態(tài)，位線(xiàn)BLB處于低狀態(tài)，BL處于高狀態(tài).通過(guò)存取晶體管Q4，位線(xiàn)BL對(duì)節(jié)點(diǎn)寄生電容充電，使其維持在高電平狀態(tài)Vdd，寫(xiě)操作結(jié)束后字線(xiàn)WL處于低電平使得存取晶體管斷開(kāi)，此時(shí)寄生電容的電壓為Vdd，即微分方程(2)的初始條件為

根據(jù)初始條件解微分方程(2)得

圖3 存儲(chǔ)節(jié)點(diǎn)B一側(cè)的等效電路圖

在我們進(jìn)行的所有測(cè)試圖形的功能測(cè)試中，都沒(méi)有覆蓋數(shù)據(jù)保存錯(cuò)誤，所以器件A在150 Gy處可以通過(guò)覆蓋失效模式最多的Galpat測(cè)試圖形.由于器件A無(wú)法通過(guò)寫(xiě)讀操作間隔時(shí)間較長(zhǎng)的Galrow和Galcol測(cè)試圖形，我們測(cè)試到了該器件的數(shù)據(jù)保存錯(cuò)誤.在更小的劑量下，存儲(chǔ)單元的數(shù)據(jù)保存時(shí)間可能大于Galrow和Galcol的寫(xiě)讀操作間隔，這時(shí)器件便可以通過(guò)所有測(cè)試圖形的功能測(cè)試，判定器件功能正常，進(jìn)而會(huì)高估器件的抗總劑量輻照水平.由于工業(yè)標(biāo)準(zhǔn)的測(cè)試圖形沒(méi)有覆蓋數(shù)據(jù)保存錯(cuò)誤，為了準(zhǔn)確評(píng)估SRAM器件抗總劑量輻照水平，我們需要設(shè)計(jì)測(cè)試圖形去覆蓋該失效模式，例如可以通過(guò)在測(cè)試圖形March-6N寫(xiě)操作結(jié)束后置器件于靜態(tài)一定時(shí)間再進(jìn)行讀操作來(lái)檢測(cè).

3.2.2 數(shù)據(jù)保存時(shí)間的離散性

圖4為器件B在200 Gy處不同測(cè)試圖形的出錯(cuò)存儲(chǔ)單元個(gè)數(shù)，如圖4所示器件B的出錯(cuò)存儲(chǔ)單元數(shù)目在不同測(cè)試圖形測(cè)試中有較大的區(qū)別.通過(guò)對(duì)不同測(cè)試圖形讀寫(xiě)操作的分析，我們發(fā)現(xiàn)存儲(chǔ)單元的出錯(cuò)數(shù)與對(duì)存儲(chǔ)單元寫(xiě)操作和讀操作之間的時(shí)間間隔直接相關(guān)，測(cè)試圖形寫(xiě)讀操作時(shí)間間隔越長(zhǎng)，出錯(cuò)存儲(chǔ)單元越多.對(duì)于出錯(cuò)存儲(chǔ)單元數(shù)最大的Galrow測(cè)試圖形，大部分存儲(chǔ)單元有最大的寫(xiě)讀操作的間隔時(shí)間.雖然Galpat是測(cè)試時(shí)間最長(zhǎng)且最為復(fù)雜的測(cè)試圖形，但寫(xiě)讀操作間隔相對(duì)于Galrow和Galcol相對(duì)較小，所以出錯(cuò)數(shù)遠(yuǎn)小于以上兩個(gè)測(cè)試圖形.寫(xiě)讀操作間隔時(shí)間最少且相等的測(cè)試圖形Solid和Checkerboard出錯(cuò)數(shù)相當(dāng)且在所有測(cè)試圖形中最少.以上實(shí)驗(yàn)結(jié)果表明存儲(chǔ)單元的數(shù)據(jù)保存時(shí)間具有離散性即不同存儲(chǔ)單元的數(shù)據(jù)保存時(shí)間不同，測(cè)試圖形寫(xiě)讀操作時(shí)間間隔越長(zhǎng)其覆蓋的存儲(chǔ)單元數(shù)據(jù)保存時(shí)間范圍越大，進(jìn)而出錯(cuò)存儲(chǔ)單元越多.

圖4 器件B在200 Gy處不同測(cè)試圖形的出錯(cuò)存儲(chǔ)單元個(gè)數(shù)

圖5為晶體管Q2不同閾值電壓下存儲(chǔ)節(jié)點(diǎn)電壓與時(shí)間的關(guān)系圖，如圖5所示，根據(jù)方程(4)得到晶體管Q2在不同閾值電壓下寄生電容電壓隨時(shí)間的變化關(guān)系，其中Vt1＞Vt2＞Vt3，Vt2為寄生電容穩(wěn)定電壓為Vdd/2的晶體管閾值電壓.晶體管閾值電壓為Vt1時(shí)，寄生電容穩(wěn)定電壓大于Vdd/2，存儲(chǔ)單元不會(huì)發(fā)生數(shù)據(jù)保存錯(cuò)誤.當(dāng)晶體管閾值電壓為Vt3時(shí)，存儲(chǔ)單元數(shù)據(jù)保存時(shí)間(t1-t0)＜(t2-t0).以上結(jié)果表明存儲(chǔ)單元中晶體管閾值電壓漂移到一定值才會(huì)發(fā)生數(shù)據(jù)保存錯(cuò)誤，且閾值電壓越小，數(shù)據(jù)保存時(shí)間越短.

根據(jù)以上分析，我們認(rèn)為由于半導(dǎo)體工藝造成的不同晶體管閾值電壓的離散性可能是存儲(chǔ)單元數(shù)據(jù)保存時(shí)間的離散性的直接原因.

圖5 晶體管Q2不同閾值電壓下存儲(chǔ)節(jié)點(diǎn)電壓與時(shí)間的示意圖

4 結(jié)論

本文利用六種不同測(cè)試圖形的功能測(cè)試，研究了SRAM器件的總劑量輻射功能失效.對(duì)比SRAM功能失效時(shí)不同測(cè)試圖形的測(cè)試結(jié)果，以及對(duì)失效存儲(chǔ)單元單獨(dú)進(jìn)行測(cè)試，分析認(rèn)為器件的功能失效模式為數(shù)據(jù)保存錯(cuò)誤且數(shù)據(jù)保存時(shí)間具有離散性，引起數(shù)據(jù)保存錯(cuò)誤的SRAM功能模塊為存儲(chǔ)單元.4T-2R結(jié)構(gòu)的存儲(chǔ)單元，多晶硅負(fù)載電阻驅(qū)動(dòng)能力較小，當(dāng)總劑量輻照使得存儲(chǔ)單元中NMOSFET驅(qū)動(dòng)能力大于多晶硅負(fù)載電阻時(shí)，存儲(chǔ)單元發(fā)生數(shù)據(jù)保存錯(cuò)誤.由于半導(dǎo)體工藝的偏差，使得同一器件上的不同晶體管閾值電壓具有離散性，直接導(dǎo)致存儲(chǔ)單元的數(shù)據(jù)保存時(shí)間具有離散性.4T-2R結(jié)構(gòu)的存儲(chǔ)單元對(duì)總劑量輻照非常敏感，在抗輻照SRAM的設(shè)計(jì)中不適合應(yīng)用.數(shù)據(jù)保存錯(cuò)誤要求我們進(jìn)行覆蓋更多失效模式的功能測(cè)試，才能準(zhǔn)確判斷輻照后SRAM器件功能是否正常.

[1]Lu H，Yin F，GaoJ 2005 Microprocessors 5 6(in Chinese)[陸虹，尹放，高杰2005微機(jī)處理5 6]

[2]Oldham T R，McLean F B 2003 IEEE Trans.Nucl.Sci.50 483

[3]Francis P，F(xiàn)landre D，Colinge J P 1995 IEEE Trans.Nucl.Sci.42 83

[4]Aivars J L，Steven R M，Oldham T R，Robertson D N 1996 IEEE Trans.Nucl.Sci.43 3103

[5]Robin H P，JoelJ C，Robert L R，Keith W G 1986 IEEE Trans.Nucl.Sci.NS-33 1535

[6]LiM，Yu X F，Xue Y G，Lu J，CuiJ W，GaoB 2012 Acta Phys.Sin.61 106103(in Chinese)[李明，余學(xué)峰，薛耀國(guó)，盧健，崔江維，高博2012物理學(xué)報(bào)61 106103]

[7]LiM，Yu X F，Xu F Y，LiM S，GaoB，CuiJ W，Zhou D，XiS B，Wang F 2012 Atomic Energy Science and Technology 46 507(in Chinese)[李明，余學(xué)峰，許發(fā)月，李茂順，高博，崔江維，周東，席善斌，王飛2012原子能科學(xué)技術(shù)46 507]

[8]He C H，Geng B，He B P，YaoY J，LiY H，Peng H L，Lin D S，Zhou H，Chen Y S 2004 Acta Phys.Sin.53 194(in Chinese)[賀朝會(huì)，耿斌，何寶平，姚育娟，李永宏，彭宏論，林東生，周輝，陳雨生2004物理學(xué)報(bào)53 194]

[9]LiM，Yu X F，Lu J，GaoB，CuiJ W，Zhou D，Xu F Y，XiS B，Wang F 2011 Nuclear Techniques 34 452(in Chinese)[李明，余學(xué)峰，盧健，高博，崔江維，周東，許發(fā)月，席善斌，王飛2011核技術(shù)34 452]

[10]Chumakov A I，YanenkoA V 1996 IEEE Trans.Nucl.Sci.43(6)3109

[11]Schwank J R，Dodd P E，Shaneyfelt M R 2004 IEEE Trans.Nucl.Sci.51 3692

[12]Schwank J R，Shaneyfelt M R，F(xiàn)elix J A 2006 IEEE Trans.Nucl.Sci.53 1772

[13]Jha N K，Gupta S Testing of DigitalSystems(New York：Cambridge University Press)

[14]DililloL，Patrick G，Serge P 2005 VLSI Test Symposium,Proceedings.23rd IEEE Palm Springs California May 1—5 183

[15]Oldham T R，McGamty J M，Lelis A J，TerrellJ M 1992 Reliability Physics of VLSI Microelectronic Devices Harry Diamond Laboratories Report HDL-TR-2203

[16]Huff H，Shimura F 1985 Silicon MaterialCriteria for VLSI Electronics Sol.St.Technology 103

[17]Oldham T R，Bennett K W 1993 IEEE Trans.Nucl.Sci.40 1820

[18]ToshihikoH，Hirotada K，ShujiM 1990 IFEE Journalof Solid-Stat Circuits 25 1068