預(yù)失真多合體功率放大器ACLR與反饋通道帶寬的關(guān)系*

邱 岱 ，潘文生，卿朝進(jìn)，唐友喜

(1.電子科技大學(xué) 通信抗干擾技術(shù)國家級重點實驗室,四川 成都 610054;2.西華大學(xué) 電氣信息學(xué)院,四川 成都 610039)

TD-SCDMA是中國具有自主知識產(chǎn)權(quán)的第三代移動通信標(biāo)準(zhǔn)，隨著移動通信設(shè)備對節(jié)能環(huán)保需求的提升，TD-SCDMA基站只有使用高效率功率放大器才能在市場競爭中生存。目前，商用基站多采用數(shù)字預(yù)失真技術(shù)的多合體功率放大器，其中預(yù)失真模塊多采用TI的數(shù)字預(yù)失真芯片(GC5322)[1]或Xilinx的數(shù)字預(yù)失真知識產(chǎn)權(quán)核(IP Core)[2]實現(xiàn)。

高效線性功率放大器的預(yù)失真單元一般要求反饋通道帶寬大于信號帶寬的5倍[3-4]，以獲得可能的3階、5階失真信號。在超三代移動通信系統(tǒng)中，信號帶寬會超過80 MHz，如果要求反饋通道的信號帶寬為信號帶寬的5倍以上，則反饋通道的ADC器件功耗和成本將急劇增加。

從已有的文獻(xiàn)來看[5-7]，大多關(guān)注功放模型的建立、線性化方法及算法的研究，還未見數(shù)字預(yù)失真性能與反饋通道帶寬關(guān)系的測量結(jié)果報道。針對這個問題，本文使用TI GC5322芯片以及Xilinx DPD知識產(chǎn)權(quán)核 (運行于Xilinx FPGA芯片)，配合芯通科技有限公司生產(chǎn)的多合體功放 (T7380和 T8390功率放大器，2008和 2009年占中國TD-SCDMA基站功放模塊市場 60%的份額)，選擇一組定制的不同帶寬的腔體濾波器，對數(shù)字預(yù)失真性能與反饋通道帶寬的關(guān)系進(jìn)行測量。

1 測量模型

TD-SCDMA預(yù)失真多合體功率放大器的模型如圖1所示，包括數(shù)字預(yù)失真(DPD)芯片、ADC/DAC、正交調(diào)制器、下變頻器、多合體功率放大器和反饋通道功率耦合器。多合體功率放大器由主功率放大器、輔功率放大器、阻抗變換以及相位補償電路構(gòu)成。

輸入九載波TD-SCDMA基帶I/Q信號在DPD芯片中分別經(jīng)DUC、CFR和 DPD處理后，由DAC轉(zhuǎn)為模擬中頻信號，再經(jīng)IQ調(diào)制為射頻信號后輸出到功率放大器，并被放大輸出。功率放大器輸出的射頻信號，被耦合一部分進(jìn)入反饋通道，經(jīng)下變頻和ADC采樣后，反饋回DPD芯片。下行和反饋的信號在DPD芯片中被比較、計算，得出預(yù)失真系數(shù)，用于改善功率放大器的線性。TI和Xilinx系統(tǒng)的主要參數(shù)如表1所示。

表1 TI和Xilinx系統(tǒng)參數(shù)

2 測量方法

為測量反饋通道帶寬對ACLR性能的影響，在反饋通道中依次接入不同帶寬的腔體濾波器，濾波器接入位置如圖1所示，使用信號分析儀測量功率放大器輸出信號的電平和ACLR值。

濾波器的設(shè)計采用了由5個諧振腔組成的梳狀濾波器結(jié)構(gòu)，腔體排列關(guān)系如圖2所示。為提高濾波器的矩形系數(shù)，在第2和第5諧振腔之間，還增加了交叉耦合結(jié)構(gòu)，以達(dá)到在濾波器通帶的兩側(cè)引入傳輸零點增加帶外衰減的目的。

濾波器帶寬為3 dB帶寬，帶外抑制為偏離3 dB頻率點10 MHz以外的最小插入損耗?？偣彩褂昧?4只濾波器,帶寬分別為:25 MHz、30 MHz、35 MHz、40 MHz、45 MHz、50MHz、55 MHz、60 MHz、65 MHz、70 MHz、75 MHz、80 MHz、85 MHz和95 MHz。所有濾波器抑制要求不低于20 dB。濾波器3 dB帶寬和抑制特性如圖3(以 45 MHz為例)，典型濾波器幅頻特性如圖4所示。

不同帶寬濾波器的插入損耗和抑制實測值如表2所示。

被測功率放大器采用了芯通科技有限公司生產(chǎn)的TD-SCDMA多合體功率放大器T7380和T8390，額定輸出功率為 37.4 dBm和42.5 dBm，功率放大器效率大于31%。兩種產(chǎn)品已批量應(yīng)用于TD二期或三期網(wǎng)絡(luò)中。

3 測量結(jié)果和分析

表3和表4分別列出了TI和Xilinx系統(tǒng)的ACLR及輸出功率測試數(shù)據(jù)。測試條件為DPD啟動狀態(tài)。為獲得ACLR改善量，表中也列出了DPD未啟動且反饋通道未接入濾波器條件下的功率放大器輸出ACLR值。

表2 濾波器插入損耗和最小抑制實測值

表3 不同反饋帶寬下的多合體功率放大器輸出信號ACLR值(TI系統(tǒng))

表4 不同反饋帶寬下的多合體功率放大器輸出信號ACLR值(Xilinx系統(tǒng))

根據(jù)表3和表4的數(shù)據(jù)可以分別得到TI系統(tǒng)和 Xilinx系統(tǒng)的ACLR改善量與反饋通道帶寬之間的關(guān)系，如圖5和圖6所示。ACLR改善量是功率放大器輸出ACLR值在DPD啟動前后的差值，它反映了DPD系統(tǒng)對功率放大器線性的改善程度。為清楚起見，將鄰道(偏離±1.6 MHz)和次鄰道(偏離±3.2 MHz)ACLR改善量曲線分別繪制。

從表3和圖5所示的TI系統(tǒng)的測試數(shù)據(jù)可以看出，當(dāng)反饋通道帶寬為30 MHz及以上時，ACLR改善量的下降趨勢不明顯，均在±1.3 dB范圍內(nèi)波動，直到反饋通道帶寬降為25 MHz時，ACLR改善量才出現(xiàn)明顯的下降，但ACLR改善量依然分別有18.45 dB和17.22 dB。

同樣,從表4和圖6所示的Xilinx系統(tǒng)的測試數(shù)據(jù)可以看出，當(dāng)反饋通道帶寬為30 MHz及以上時，ACLR改善量的下降趨勢依然不明顯，均在±1.3 dB范圍內(nèi)波動，直到反饋通道帶寬降為25 MHz時，ACLR改善量才出現(xiàn)明顯的下降，但ACLR改善量依然分別有16.07 dB和 16.36 dB。

測試結(jié)果顯示，針對 TI和 Xilinx公司的數(shù)字預(yù)失真芯片，配合多合體功率放大器，在輸入九載波TDSCDMA信號的條件下，當(dāng)反饋通道帶寬減小時，ACLR的改善量下降趨勢不明顯。當(dāng)反饋通道帶寬減少到信號帶寬1.7倍時，ACLR的改善量明顯惡化，但仍然能夠提高多合體功率放大器的線性。在超三代移動通信系統(tǒng)中,數(shù)字預(yù)失真系統(tǒng)的反饋通道帶寬可適當(dāng)降低，從而降低對ADC的要求，降低系統(tǒng)成本，同時,仍能提高多合體功率放大器的線性。

[1]GC5322.單芯片無線發(fā)射處理器[J].世界電子元器件,2008(3):39.

[2]Xilinx DPD Reference Design[S].Xilinx Inc.,2009.

[3]Lei Ding.Digital predistortion of power amplifiers for wireless application[D].Georgia:Georgia Institute of Technology,2004.

[4]張玉興,楊玉梅，敬守釗.射頻模擬電路與系統(tǒng)[M].成都：電子科技大學(xué)出版社,2008.

[5]李明玉,何松柏,李曉東.基于測量的記憶多項式功率放大器特征模型[J].電子測量與儀器學(xué)報,2009,23(8):49-55.

[6]張欽,孫昕,楊維.一種用于TETRA多載波系統(tǒng)的功放線性化方法[J].電子測量與儀器學(xué)報,2009,23(11):95-100.

[7]姜凡,徐立中.射頻功率放大器自適應(yīng)預(yù)失真的一種改進(jìn)算法[J].儀器儀表學(xué)報,2006,27(z2):1388-1389.