應(yīng)用于包絡(luò)跟蹤的高線(xiàn)性跨導(dǎo)運(yùn)算放大器的設(shè)計(jì)*

夏斯青，高 懷

(蘇州市射頻功率器件及電路工程技術(shù)研究中心，江蘇 蘇州 215123)

現(xiàn)代通信系統(tǒng)要求在有限的帶寬內(nèi)提供更高的數(shù)據(jù)傳輸率，多子載波系統(tǒng)被廣泛應(yīng)用于高速無(wú)線(xiàn)通信中，但同時(shí)帶來(lái)了高峰均比(PAPR)和包絡(luò)帶寬大(3GPP LTE 達(dá)到了20MHz)的挑戰(zhàn)。包絡(luò)跟蹤結(jié)構(gòu)(ET)對(duì)提高功率放大器的工作效率具有明顯效果，而現(xiàn)代ET 結(jié)構(gòu)中均含單塊或多級(jí)的OTA，以滿(mǎn)足高頻部分的線(xiàn)性放大［1－3，7］。由于ET 結(jié)構(gòu)對(duì)線(xiàn)性放大模塊較為敏感，尤其是輸入峰值時(shí)OTA 不能有效抑制諧波會(huì)直接將功率放大器引入失真區(qū)域［7－8］。因此OTA 的線(xiàn)性度對(duì)ET 結(jié)構(gòu)的射頻功放系統(tǒng)有著至關(guān)重要的影響。目前，OTA 的線(xiàn)性?xún)?yōu)化技術(shù)主要有兩類(lèi)，第1 類(lèi)是通過(guò)使用可調(diào)的電平移位和單級(jí)差分對(duì)來(lái)獲得恒定的跨導(dǎo)［9］，第2 類(lèi)是通過(guò)控制輸入差分對(duì)管的直流偏置電流從而控制輸入級(jí)的總跨導(dǎo)恒定［10］。也還有一些采用齊納二極管的穩(wěn)壓原理保證跨導(dǎo)恒定，可化歸為第1 類(lèi)。電平移位方法的輸入級(jí)比較復(fù)雜，回路多，穩(wěn)定性較難控制，而改變直流偏置相對(duì)容易實(shí)現(xiàn)，可以選擇均方根電路也可以選擇3倍電流鏡法來(lái)實(shí)現(xiàn)。本文根據(jù)改變直流偏置從而控制總跨導(dǎo)恒定的思路，基于Szczepanski S 于1997年提出的高線(xiàn)性交叉耦合4 管式OTA(以下簡(jiǎn)稱(chēng)4cellOTA，屬均方根電路［4］)，在其輸入級(jí)中加入差分對(duì)形成了交叉耦合4 管式OTA的新結(jié)構(gòu)，該結(jié)構(gòu)的線(xiàn)性度相對(duì)前者有明顯提高，本文第2、3 節(jié)對(duì)新結(jié)構(gòu)的設(shè)計(jì)給出了詳細(xì)的理論推導(dǎo)，第4 節(jié)分別對(duì)新舊結(jié)構(gòu)做個(gè)體仿真和系統(tǒng)仿真并加以對(duì)比和討論。

1 傳統(tǒng)交叉耦合結(jié)構(gòu)的OTA

本課題采用的結(jié)構(gòu)如圖1所示，傳統(tǒng)交叉耦合結(jié)構(gòu)已具有一定改善線(xiàn)性度的功能，如圖1 中去除虛線(xiàn)框部分后的電路［5－6］。為方便說(shuō)明電路，我們做如下約定:首先需考慮工藝上差分對(duì)的非對(duì)稱(chēng)性，我們假設(shè)M1～M2和M3～M4是不對(duì)稱(chēng)的。定義如下變量:

I為基準(zhǔn)電流源IRef;i1，2為輸入電壓V1和V2對(duì)M1～M4的漏電流產(chǎn)生的變化量，i12=i1+i2;k和k':分別為Pmos和Nmos 的跨導(dǎo)參數(shù);n，p，d:為設(shè)計(jì)時(shí)根據(jù)跨導(dǎo)失真補(bǔ)償量用的電流配比系數(shù)，n 屬于M1～M4;p，d 屬于M5～M6。

圖1 高線(xiàn)性O(shè)TA 結(jié)構(gòu)簡(jiǎn)圖

根據(jù)飽和漏電流公式:

先考慮M1～M2組成的分流支路，設(shè)M1～M2的漏電壓為Vx

由式(2)、式(3)得

對(duì)式(4)做歸一化處理，x 表示電壓V 的歸一化值，y 表示電流I 的歸一化值，得:

同理M3～M4的表達(dá)式為:

分別計(jì)算式(5)和式(6)的反函數(shù)，即計(jì)算支路總電流表達(dá)式，式(7)為M1～M2的支路總電流，式(8)為M3～M4的支路總電流。

式(9)為式(7)和式(8)的函數(shù)求和且進(jìn)行了歸一化處理。歸一化因子為:

考慮到鏡像電流實(shí)際存在的工藝偏差問(wèn)題，在合并M1～M2和M3～M4電流時(shí)，式(8)中加入了0.1%n 的 偏 差;式(7)加 入 了0.5% n，利 用MATLAB 作出的I－V 曲線(xiàn)見(jiàn)圖2，從I－V 曲線(xiàn)可看出交叉耦合結(jié)構(gòu)對(duì)改善管子非對(duì)稱(chēng)引起的非線(xiàn)性具有明顯效果。

圖2 交叉耦合結(jié)構(gòu)I－V 曲線(xiàn)對(duì)比圖

為了定量比較新結(jié)構(gòu)對(duì)該結(jié)構(gòu)線(xiàn)性度的提高，用式(9)對(duì)X 求導(dǎo)，得出歸一化的跨導(dǎo)式(10)，圖形如圖3。

圖3 跨導(dǎo)－輸入電壓圖

可以看出交叉耦合結(jié)構(gòu)的線(xiàn)性度依然有提高的空間。圖1 中框內(nèi)差分對(duì)的跨導(dǎo)特性與前面推導(dǎo)M1～M4的跨導(dǎo)類(lèi)似，省略推導(dǎo)過(guò)程，得gmd:

gmd曲線(xiàn)如圖4，可見(jiàn)如果差分對(duì)的gmd能通過(guò)交叉的方式減去圖3 中間一部分突起的非線(xiàn)性部分，理論上會(huì)獲得一個(gè)較好的線(xiàn)性度，而現(xiàn)在我們可以控制的參數(shù)有M1～M4這兩個(gè)支路的電流量n，還有M5～M6流過(guò)的總電流量d 與寬長(zhǎng)比q;只要將圖4 的曲線(xiàn)調(diào)整到大致與圖3 相符的寬度和高度就可以實(shí)現(xiàn)線(xiàn)性度的提升如圖5。

圖4 差分對(duì)跨導(dǎo)圖

圖5 理想設(shè)計(jì)參考圖

2 高線(xiàn)性O(shè)TA 的設(shè)計(jì)

在確定n，p，d 之前，整理約束關(guān)系如下:

代入到式(12)得式

簡(jiǎn)化式(14)得式(15)

根據(jù)約束條件2和式(11)，有

根據(jù)第3 條約束，兩邊對(duì)x 求導(dǎo)，由式(12)，得

再由式(10)，重復(fù)如下

將式(17)、式(18)代入約束條件3 的等式中，得如下方程:

聯(lián)立式(19)、式(16)和式(15)解得d，p值分別為:

根據(jù)算出的n，p，d，實(shí)際配置各支路電流，代入式(10)、式(11)并求差，用Matlab 作出理論上的跨導(dǎo)如圖6。

圖6 理論上新結(jié)構(gòu)OTA 的跨導(dǎo)

3 電路仿真與系統(tǒng)仿真

包絡(luò)放大模塊的仿真設(shè)計(jì)基于CSMC 0.5μm CMOS 工藝設(shè)計(jì)完成的，工藝主要性能指標(biāo)為:Vth，n=0.755 V，Vth，p=－0.801 V，kon=110μA/V2kop=25.6μA/V2，本節(jié)分別對(duì)傳統(tǒng)4cellOTA2(實(shí)際仿真用圖如圖7(b))與本文改進(jìn)型OTA1(實(shí)際仿真用圖如圖7(a))的性能進(jìn)行了仿真與對(duì)比。

圖7 兩種OTA 的對(duì)比

主要技術(shù)指標(biāo)和測(cè)試條件分別為:輸入電壓范圍－2 V～2 V、輸出電壓－1.8 V～1.8 V、空載下靜態(tài)電流為45μA、最大負(fù)載電流160 mA、線(xiàn)性調(diào)整率2.5 mV/V、負(fù)載調(diào)整率4μV/mA。根據(jù)上一節(jié)所算電流配比和交流瞬態(tài)模型，完成特定電路結(jié)構(gòu)下各元器件的參數(shù)設(shè)計(jì)并經(jīng)MWO 仿真驗(yàn)證與優(yōu)化，圖8 給出兩種電路的諧波仿真圖。

圖8 THD 仿真圖

可以明顯看出在輸入擺幅偏高的情況下改進(jìn)型OTA1 的產(chǎn)生的諧波比傳統(tǒng)4cellOTA2 有明顯減少，例如當(dāng)輸入為2 V@15 MHz 正弦波時(shí)，諧波總量從0.7%降至0.3%表明新結(jié)構(gòu)具有更好的線(xiàn)性度。在偏置電流為200μA，接5 kΩ 容性負(fù)載阻抗時(shí)的跨導(dǎo)恒定在96.4μA/V，有效輸入范圍±0.8 V，相比原OTA 的(84.5±0.5)μA/V 略有提高，這是因?yàn)樾虏罘值慕徊娌⒔?，使輸入?jí)增加了2d/(n+1)倍總電流。圖9為跨導(dǎo)對(duì)輸入電壓的掃描圖。

圖9 跨導(dǎo)輸入電壓掃描圖

其他指標(biāo)和后仿測(cè)試條件見(jiàn)表1，其中表征OTA 速度的指標(biāo)，因輸入級(jí)輸出節(jié)點(diǎn)處的并接寄生電容增加，使次主極點(diǎn)幅度相對(duì)傳統(tǒng)4cell 結(jié)構(gòu)減小180 MHz 左右，壓擺率下降20 V/μs。

表1 測(cè)試條件與仿真結(jié)果

在系統(tǒng)測(cè)試中改進(jìn)型OTA 與傳統(tǒng)4cellOTA 均接入30 dBm 輸出功率的放大器，15 MHz 帶寬64QAM 調(diào)制的OFDM 信號(hào)激勵(lì)源，未加噪聲信道的情況下仿真，用改進(jìn)型OTA 的功放其星座圖聚斂性明顯優(yōu)于搭載傳統(tǒng)OTA 的功放，搭載改進(jìn)型OTA的IQ 測(cè)試圖(圖10(a))和搭載傳統(tǒng)4cellOTA 的IQ測(cè)試圖(圖10(b))，接收端矢量誤差從4.7%降低到3.6%。圖11，為改進(jìn)型OTA1 的最終版圖。

圖10 星座圖仿真

圖11 改進(jìn)型OTA1 版圖

4 結(jié)論

文章基于CSMC 0.5μm CMOS 工藝，設(shè)計(jì)了一款改進(jìn)型OTA，沿用傳統(tǒng)高線(xiàn)性4cell OTA 的結(jié)構(gòu)，在輸入級(jí)引入差分對(duì)有效抵消了因?yàn)槠骷陨矸菍?duì)稱(chēng)性引起的諧波失真問(wèn)題，提高了OTA 在高輸入擺幅下的線(xiàn)性度，在2 V@15 MHz 的單弦輸入下，總諧波分量從0.7%降至0.3%。在系統(tǒng)仿真中搭載改進(jìn)型OTA 的包絡(luò)跟蹤功率放大器在相同接收機(jī)的條件下，EVM 從4.7%降至3.6%。這也從另一面證明了包絡(luò)跟蹤功率放大器對(duì)OTA 線(xiàn)性度是十分敏感的。

［1］Su D K，McFarland W.An IC for Linearizing RF Power Amplifiers Using Envelope Elimination and Restoration［J］.IEEE J.Solid-St.Circ，1998，2252－2258.

［2］Jerry L，Yan Li.Design of Highly Effcient Wideband RF Polar Transmitters Using the Envelop-Tracking Technique［J］.IEEE J.Solid-St.Circ，2009，2276－2294.

［3］Hsiaetal C.Wideband High Efficiency Digitally-Assisted Envelope Amplifier with Dual Switching Stages for Radio Base-Station ET Pas［J］.IEEE IMS Dig，2010:672－681.

［4］Szczepanski S，Czarnick A.A Linear Fully Balanced CMOS OTA for VHF Filtering Applications［J］.IEEE Trans.Circuit Syst.Ⅱ，Mar.1997，44:174－187.

［5］Yi Wang，Cui Chuanrong，Gong Wenchao.A CMOS LOW-Dropout Regulator with 3.3μA Quiescent Current Independent of Off-Chip Capacitor［C］//APCCAS 2008.2008，1320－1323.

［6］Rincon-Mora G A，Allen P.Optimized Frequency Shaping Circuit Topologies for LDOs［J］.IEEE Trans Circuits Syst.Ⅱ，June 1998，45:703－708.

［7］Wang F，Kimball D F，Lie D Y，et al.A Monolithic High-Efficiency 2.4-GHz 20-dBm SiGe BiCMOS Envelope-Tracking OFDM Power Amplifier［J］.IEEE 1.Solid-State Circuits，2007，42:1271－1281.

［8］Zaggoulos G.Mobile WiMAX System Performance-Simulated Versus Experimental Results［C］//Proc.PIMRC 2008.15－18.

［9］Lai Xinquan，Li Xinlin，Ye Qiang，et al.A Consant-Gm and High-Slew-Rate Operation Amplifier for an LCD Driver［J］.IEEE Journal of Semiconductor，2009，12:125002.

［10］Huang H Y，Wang B R，Liu J C.High-Gain and High-Bandwidth Rail-to-Rail Operation Amplifier with Slew Rate Boost Circuit［J］.E Tran Circuit Syst，2006，4:907－910.

［11］Allen E，Holberg R.CMOS Analog Circuit Design［M］.電子工業(yè)出版社，2011:198－353.

［12］Razavi.Design of Analog CMOS Integrated Circuits［M］.清華大學(xué)出版社，2009:291－336.

［13］Gray.Analysis and Design of Analog Integrated Circuits［M］.高等教育出版社，2008:461－511.

［14］Sansen.Analog Design Essentials［M］.清華大學(xué)出版社，2008:207－230.