0.5mm間距BGA芯片的PCB設(shè)計

王詠梅

（雷通科技有限責(zé)任公司，陜西 西安 710100）

隨著微電子技術(shù)和工藝的飛速發(fā)展，高密度的球柵陣列（BGA）器件具有封裝體積小、單位面積引腳數(shù)量多、焊球耐沖擊力強、信號完整性和散熱性能佳以及更小的焊接誤差等優(yōu)點，因而在通信網(wǎng)絡(luò)、消費終端、軍工電子、可編程邏輯器件等領(lǐng)域得到了越來越廣泛的應(yīng)用。如今，市面上可見的BGA器件管腳數(shù)目最高可達2000多個[1]，管腳間距最小可達0.3 mm，更高的引腳數(shù)和更小的引腳間距使得硬件設(shè)計師面臨巨大挑戰(zhàn)，必須采用更先進的PCB技術(shù)來滿足設(shè)計需求，而提高PCB密度最有效的方法是減少通孔的數(shù)量，及精確設(shè)置盲孔，埋孔來實現(xiàn)。本文以某項目采用萊迪斯公司的EPLD芯片[2]為例，著重從高速信號回流、疊層設(shè)計、加工工藝技術(shù)等方面考慮，進行了0.5 mm間距BGA封裝的具體PCB設(shè)計，較好實現(xiàn)了單板的工作性能。

1 0.5 mm間距BGA

某項目單板設(shè)計方案采用了萊迪斯公司的可編程邏輯器件（EPLD）芯片，該BGA器件引腳數(shù)目為256，尺寸大小10 mm×10 mm，焊盤間距0.5 mm。芯片焊盤尺寸如圖1所示。

如圖所示：焊盤直徑為0.3 mm，相鄰兩個焊盤的中心點間距為0.5 mm，邊緣間距為0.2 mm（7.87 mil），相鄰兩個對角線焊盤的中心點間距為0.47 mm。顯然，焊盤之間的銅線越細，銅線與焊盤的間距越小，加工工藝難度越大，PCB成本也就越高，可靠性也越差。目前，主流印制板廠商的成熟工藝水平是銅線寬度為0.1 mm（4 mil），銅線到焊盤間距為0.1 mm（4 mil），所以，如果要在0.5 mm BGA芯片的兩個焊盤之間畫銅線，至少需要的距離是0.3 mm（12 mil），顯然在兩個焊盤之間直接畫銅線不可行。另外，目前國內(nèi)主流印制板廠商的最小金屬化通孔大小為內(nèi)徑0.2 mm，外徑0.4 mm，大于圖1中兩個相鄰對角線焊盤0.4 mm的間距，因此常規(guī)從焊盤引線打孔方法亦不可行[3]。

2 設(shè)計方案

鑒于0.5 mm BGA芯片兩個焊盤之間很難直接畫線或焊盤直接扇出走線，也因為采用盲孔技術(shù)后，PCB加工成本急劇攀升的情況，決定在BGA特殊規(guī)則區(qū)域采用盤中孔和盲孔技術(shù)，即在0.5 mm BGA芯片焊盤上直接打盲孔到緊鄰的第二層，然后從第二層焊盤處繼續(xù)布線。

利用激光鉆孔技術(shù)制作盲孔技術(shù)成熟可靠，廣泛應(yīng)用于0.15 mm微過孔制作[4]，但激光鉆孔方式制作的盲孔深度有限，一般不能超過0.075 mm[5]，因而本設(shè)計中為1～2層盲孔，頂層與第二層間的介質(zhì)厚度小于0.075 mm，順序?qū)訅汗に嚪╗6]。

制作盲孔對焊接的一致性、可靠性要求較高，為防止銅氧化而造成可焊性變差，所有器件的焊盤都需經(jīng)過保護涂層或電鍍處理。目前一種加強焊接成功率的低成本應(yīng)用技術(shù)就是“OSP（Organic Solderability Preseraties，有機保焊膜）+沉金”方案[7]。OSP就是在潔凈裸銅表面采用化學(xué)方法生成一層有機膜，該有機膜具有良好的防氧化、耐熱沖擊和耐濕性，防止金屬銅表面在常態(tài)環(huán)境中被氧化；但在后續(xù)焊接高溫環(huán)境中，此有機膜又必須很容易被助焊劑快速清除，這樣剛剛裸露的干凈金屬銅表面就會在極短時間內(nèi)與熔融焊錫立即結(jié)合成為牢固的焊點。沉金就是在PCB焊盤上電鍍一層鎳金，由于鎳金比銅具有更強的吸附焊錫能力，可以顯著增強焊接性。

順序?qū)訅悍ㄓ幸欢ǖ墓に嚲窒扌?，它不能任意互連，所以在設(shè)計高密度的PCB時盡量少采用盲孔，采用的盲孔互連不要超過總層數(shù)一半，這樣可減少層壓次數(shù)和加工難度。為減少盲孔數(shù)量，設(shè)計中的0.5 mm BGA芯片最外部分管腳焊盤優(yōu)先通過通孔方式進行畫線，靠內(nèi)分部管腳才通過盲孔方式進行布線。

3 實際應(yīng)用

實際上，高速信號的回流路徑一定是沿著阻抗最小路徑進行，阻抗最小回流路徑一般位于信號導(dǎo)體下部最近的地平面上，總回路面積越小，對外界電磁干擾也越小，也越不易受到外界干擾。因為需要在0.5 mm BGA芯片的焊盤上制作盲孔，導(dǎo)致在PCB的第二層地平面上形成局部區(qū)域布線槽，這就肯定會破壞地平面的完整性。對于空間上任何垂直經(jīng)過該區(qū)域槽的信號，其回流路徑都不得不會繞過此區(qū)域，從而大大增加回流面積[8]。為減少此區(qū)域開槽造成的影響，PCB布局布線就必須進行充分考慮，盡量不要將該BGA芯片放置在板子的靠近中心位置，避免以該開槽地平面對其它信號布線造成嚴重影響。單板PCB設(shè)計厚度1 mm，層數(shù)為6層，疊層方案如圖2所示。

0.5 mm BGA芯片放置在頂層TOP，第二層為地平面，頂層和地平面間的介質(zhì)厚度定為0.071 mm（2.8 mil）（小于75 mm）。由于設(shè)計方案需要將盲孔貫通到第二層，然后繼續(xù)在第二層就近打通孔換到其它信號層走線，這樣只需在第二層中的很一小塊區(qū)域開槽。為降低走線難度，第二層0.5 mm BGA區(qū)域銅線寬度采用4 mil，過孔類型選擇內(nèi)徑0.2 mm，外徑0.4 mm的通孔設(shè)計。根據(jù)阻抗設(shè)計公式計算，當銅線寬度為0.1 mm（4 mil）時，平面層覆銅厚度只能為18 mm。

4 結(jié)論

針對0.5 mm BGA芯片在PCB設(shè)計使用單板局部盲孔技術(shù)后，加工成本增加不多。而從使用該EPLD器件的10塊研發(fā)樣板生產(chǎn)情況看，沒有出現(xiàn)因為芯片進行溫度較高的無鉛焊接不良而導(dǎo)致的單板故障。該芯片管腳引出的控制信號也通過嚴格的時序功能測試，單板一致性和穩(wěn)定性也很好，無翹曲和焊盤斷裂情況發(fā)生。

由于“盤中孔”和盲孔技術(shù)肯定會增加額外的PCB制作成本和設(shè)計難度，所以在系統(tǒng)方案設(shè)計和芯片選型的階段，就要開始高度關(guān)注芯片的封裝尺寸。在原理圖和PCB設(shè)計階段，需要合理使用BGA芯片I/O引腳功能，使得各個信號在整個BGA芯片區(qū)域盡量均勻分布。芯片按照就近布局原則，避免出現(xiàn)走線過長情況，以減小PCB的設(shè)計難度。同時為保證0.5 mm BGA芯片的最佳焊接效果，在PCB裸板開封后24小時內(nèi)必須開始焊接，否則就將PCB裸板重新進行抽真空的密封包裝。

[1]周德儉. 球柵陣列(BGA)器件焊點形態(tài)成形建模與預(yù)測[J]. 半導(dǎo)體學(xué)報, 1999,20,1.

[2]徐偉業(yè). CPLD/FPGA的發(fā)展與應(yīng)用之比較[J]. 現(xiàn)代電子技術(shù), 2007,2.

[3]孫國清. 中國電子科技集團公司第三十八研究所,0.5mm間距CSP/BGA器件無鉛焊接工藝技術(shù)研究[EB/OL]. 2011.

[4]王成勇. 印刷電路板超細微孔鉆削加工及其關(guān)鍵技術(shù)[J]. 印制電路信息, 2010,44.

[5]徐夢廓. 廣西工學(xué)院, 激光加工高密度PCB的研究[D]. 2010.

[6]錢奕堂. 順序?qū)訅悍ㄖ谱髀?盲孔多層板工藝探討[J]. 印制電路信息, 2003,2.

[7]羊秋福. OSP工藝與應(yīng)用[J]. 印制電路信息,2006,3.

[8]姜人華. 高速電路板與電源模塊設(shè)計關(guān)鍵技術(shù)的研究[D]. 上海交通大學(xué), 2004,12,1.