基于FPGA的等精度轉(zhuǎn)矩轉(zhuǎn)速測試儀

梁龍學(xué) 杜永文

(蘭州交通大學(xué)電子與信息工程學(xué)院，甘肅 蘭州 730070)

0 引言

傳統(tǒng)轉(zhuǎn)矩轉(zhuǎn)速測試儀對被測信號一般沿用“高頻用測頻法、低頻用測周法”。這種做法對提高測量精度無疑是十分有效的，但卻存在測量精度的離散性問題［1］，且在整個測試范圍內(nèi)測試精度差異很大，降低了測量結(jié)果的置信度;測試適用范圍小，一種儀器只能接一種型號的傳感器，缺乏通用性;需用測頻法及測周法分段測試，給用戶的操作和使用帶來極大不便;雖有在線測試方案［2］，但誤差太大。為此，本文提出一種等精度的、通用性強(qiáng)的轉(zhuǎn)矩、轉(zhuǎn)速測試方案。

1 測試儀組成及測量原理

轉(zhuǎn)矩轉(zhuǎn)速測試儀由轉(zhuǎn)矩轉(zhuǎn)速傳感器(如JN338)、光電隔離、電子開關(guān)、FPGA、單片機(jī)、鍵盤和顯示等部分組成。JN338負(fù)責(zé)信號采集，它能將旋轉(zhuǎn)動力系統(tǒng)或機(jī)電一體化設(shè)備的轉(zhuǎn)矩、轉(zhuǎn)速等被測信號轉(zhuǎn)化為標(biāo)準(zhǔn)的TTL數(shù)字信號。FPGA負(fù)責(zé)對上述數(shù)字信號的頻率進(jìn)行精確測量，并送至單片機(jī)進(jìn)行處理并顯示。單片機(jī)通過控制電子開關(guān)選取測試對象，同時還控制FPGA的采樣速率和測量方式等。轉(zhuǎn)矩轉(zhuǎn)速測試儀整體結(jié)構(gòu)如圖1所示。

圖1 轉(zhuǎn)矩轉(zhuǎn)速測試儀結(jié)構(gòu)圖Fig.1 Structure of torque and speed tester

1.1 轉(zhuǎn)矩轉(zhuǎn)速測量原理

根據(jù)輸出信號不同，轉(zhuǎn)矩轉(zhuǎn)速傳感器可分為正弦波輸出型和數(shù)字輸出型兩大類。如JN338為數(shù)字輸出型，其輸出信號可直接進(jìn)行測試;它擁有20多種型號，且其總的轉(zhuǎn)矩測量范圍為1～5000 N·m，轉(zhuǎn)速測量范圍為10 ～60000 r/min。JN338測量原理簡述如下［3］。

轉(zhuǎn)速測量公式為:

式中:n為轉(zhuǎn)速，r/min;f為實(shí)測轉(zhuǎn)速輸出信號的頻率值，kHz;Z為傳感器測速齒數(shù)。

在有效的量程范圍內(nèi)，傳感器轉(zhuǎn)矩輸出信號頻率與對應(yīng)轉(zhuǎn)矩值基本上呈線性關(guān)系。轉(zhuǎn)矩輸出信號頻率在零點(diǎn)時，f0=10 kHz;正向旋轉(zhuǎn)滿量程時，fp=15 kHz;反向旋轉(zhuǎn)滿量程時，fr=5 kHz。轉(zhuǎn)矩實(shí)際輸出信號頻率用f表示。則正向轉(zhuǎn)矩為:

反向轉(zhuǎn)矩為:

式中:Mp為正向轉(zhuǎn)矩;Mr為反向轉(zhuǎn)矩;N為轉(zhuǎn)矩滿量程。如JN338100型對應(yīng)轉(zhuǎn)矩測量范圍為10～100 N·m，可測最高轉(zhuǎn)速為6000 r/min，則公式中的N取100 N·m。

軸輸出功率由轉(zhuǎn)矩轉(zhuǎn)速傳感器輸出的轉(zhuǎn)矩及轉(zhuǎn)速值經(jīng)過運(yùn)算得到。軸輸出功率的計(jì)算公式為:

式中:P為軸輸出功率，kW;M為實(shí)際轉(zhuǎn)矩，N·m;n為轉(zhuǎn)速，r/min。

1.2 信號頻率的準(zhǔn)確測量

由上述分析可知，轉(zhuǎn)速和轉(zhuǎn)矩的測量均與被測信號的頻率有關(guān)，所以測試儀整體測量的準(zhǔn)確度在很大程度上取決于信號頻率的準(zhǔn)確測量［4］。

直接測頻法常用的有測頻法和測周期法，但它們存在以下問題:±1計(jì)數(shù)誤差不可消除;頻率不同，測量精度不同，且差異很大;若用測頻法、測周法分段測試，則頻率銜接點(diǎn)難以選定，且存在測量精度跳變。采用等精度測頻法可以克服上述缺陷。

1.2.1 等精度頻率測量原理

等精度測頻原理如圖2所示。

圖2 等精度測頻原理波形圖Fig.2 Waveform of the equal-precision frequency measurement

在等精度測頻法中，閘門時間不是固定值，而是被測信號周期的整數(shù)倍，因此消除了對被測信號計(jì)數(shù)所產(chǎn)生的±1個字誤差，并且達(dá)到了在整個測試頻段內(nèi)的等精度測量。

在測量過程中，需使用兩個計(jì)數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號進(jìn)行計(jì)數(shù)。設(shè)在一次實(shí)際閘門時間t中計(jì)數(shù)器對被測信號的計(jì)數(shù)值為Nx，對標(biāo)準(zhǔn)信號的計(jì)數(shù)值為Ns，且被測信號周期、頻率分別用Tx和fx表示，標(biāo)準(zhǔn)信號用Ts和fs表示，則有:

即被測信號的頻率fx為:

具體測量過程為按下測量鍵，單片機(jī)即啟動預(yù)置閘門開啟信號(對應(yīng)上升沿)，此時計(jì)數(shù)器并未開始計(jì)數(shù)，而是要等到被測信號的上升沿到來時，測頻電路產(chǎn)生實(shí)際閘門開啟信號，計(jì)數(shù)器才真正開始計(jì)數(shù)。同樣地，預(yù)置閘門關(guān)閉信號(下降沿)到來時，計(jì)數(shù)器并不立即停止計(jì)數(shù)，而是要等到被測信號上升沿到來時，測頻電路產(chǎn)生實(shí)際閘門關(guān)閉信號后才真正結(jié)束計(jì)數(shù)。顯然，實(shí)際閘門時間t與預(yù)置閘門時間t1并不嚴(yán)格相等，但差值不會超過標(biāo)準(zhǔn)信號的一個周期［5－6］。

1.2.2 等精度頻率測量誤差分析

由式(6)可知，若忽略標(biāo)頻fs的誤差，則等精度測頻可能產(chǎn)生的相對誤差為:

式中:fxe為被測信號頻率的準(zhǔn)確值。

在測量中，由于fx計(jì)數(shù)的啟停時間都是由該信號的上升沿觸發(fā)的，在閘門時間t內(nèi)對fx的計(jì)數(shù)Nx無誤差(t=NxTx);對 fs的計(jì)數(shù) Ns最多相差一個數(shù)，即|ΔNs|≤1，Ns用 Ns+ΔNs修正后可得到被測信號頻率準(zhǔn)確值fxe的計(jì)算公式，即:

將式(6)、式(8)代入式(7)，經(jīng)整理可得:

由式(9)可以得出以下結(jié)論:測量頻率的相對誤差與被測信號頻率大小無關(guān)，僅與閘門時間和標(biāo)準(zhǔn)信號頻率有關(guān)，即實(shí)現(xiàn)了整個測試頻段的等精度測量;閘門時間越長，標(biāo)準(zhǔn)頻率越高，測頻的相對誤差就越?。?－6］。選用 FPGA 時鐘頻率為 fs=60 MHz，如閘門時間取 t=1 s，則測試精度 δ≤1.7 ×10－8。

1.2.3 測試精度及相關(guān)參數(shù)

由式(5)可知:Ns=t/Ts=tfs，Nx=t/Tx=tfx。由于FPGA的fs(60 MHz)是固定的，Ns可根據(jù)t的值算出，而Nx隨著被測信號頻率fx而變，但其最小值也應(yīng)為1(表示對一個完整的被測信號周期進(jìn)行計(jì)數(shù))。此外，根據(jù)采樣定理，fx最大值應(yīng)不大于fs/2，可相應(yīng)地算出Nx的取值范圍。δ由式(8)計(jì)算得出。測試精度與開門時間的關(guān)系如表1所示。

表1 測試精度等與閘門時間的關(guān)系表Tab.1 Relationship between testing precision and gate time

由此可見，在標(biāo)準(zhǔn)信號頻率不變的前提下，閘門時間越長，Ns、Nx的計(jì)數(shù)值越大，測試精度越高，但測頻范圍基本不變(僅其能夠測試的下限頻率有所變化)。

1.2.4 計(jì)數(shù)器選擇

JN338系列傳感器轉(zhuǎn)矩測量范圍為1～5000 N·m，而轉(zhuǎn)矩信號頻率在正、反向旋轉(zhuǎn)滿量程時分別為15 kHz、5 kHz，故轉(zhuǎn)矩信號頻率低且變化范圍小。

由式(1)可知，f=nZ/60。顯然，n和Z越大，f也就越高。由于JN338轉(zhuǎn)速測量范圍為10～6000 r/min，其所對應(yīng)的轉(zhuǎn)速信號頻率并不高。加上其他類型傳感器，可得出目前傳感器能夠測量的最高轉(zhuǎn)速為36000 r/min，編碼器齒數(shù)Z最大為2700，由此可估算出轉(zhuǎn)速信號頻率最大值為 1.62 MHz，遠(yuǎn)小于 fs。

由此可見轉(zhuǎn)矩、轉(zhuǎn)速信號頻率都不高，亦即Nx對應(yīng)值不大。因此，計(jì)數(shù)器的位數(shù)選擇主要取決于Ns。綜合考慮，計(jì)數(shù)器取32位即可(232≈4.29×109＞6×108)。

2 轉(zhuǎn)矩轉(zhuǎn)速測試儀的設(shè)計(jì)

2.1 通用性設(shè)計(jì)的實(shí)現(xiàn)

由于采用等精度測頻法后測試儀的測頻范圍很大(達(dá)30 MHz)，能夠覆蓋所有型號的轉(zhuǎn)矩轉(zhuǎn)速傳感器的測試范圍。為此，提出“一個主測試機(jī)箱配多種傳感器”的設(shè)計(jì)思想——采用即插即用接口設(shè)計(jì)。具體來講，就是用戶根據(jù)被測對象轉(zhuǎn)矩、轉(zhuǎn)速變化范圍選擇型號合適的傳感器，先將其固定在測試軸上，再將其轉(zhuǎn)矩、轉(zhuǎn)速輸出引線插頭分別接到對應(yīng)插槽即可。數(shù)字式傳感器(如JN338)可直接接入，而對正弦波輸出類(如JCZ型)則需在接入之前將它們的輸出信號轉(zhuǎn)換為TTL電平［7］。這樣，一個主測試機(jī)箱可配接不同型號的傳感器，實(shí)現(xiàn)一機(jī)多用，既經(jīng)濟(jì)又方便。

2.2 等精度頻率測量的實(shí)現(xiàn)

在快速測量的要求下，要保證較高精度的測頻，必須采用較高頻率的標(biāo)準(zhǔn)信號。單片機(jī)受本身時鐘頻率和若干指令運(yùn)算的限制，測頻速度較慢，而FPGA具有集成度高、工作頻率高和功能強(qiáng)大等特點(diǎn)，能夠滿足高速、高精度測頻要求。通過對FPGA進(jìn)行設(shè)計(jì)，即可實(shí)現(xiàn)頻率的等精度測量。測頻主系統(tǒng)框圖如圖3所示。

圖3中，A7～A0和B7～B0為兩個計(jì)數(shù)器的計(jì)數(shù)值輸出，單片機(jī)通過R1、R0數(shù)據(jù)讀出選通端，讀出4個8位(即32位)計(jì)數(shù)值，并根據(jù)一定算法算出頻率和脈沖寬度。STR為預(yù)置門啟動輸入;F/T為測頻/測脈寬選擇;CH為自校/測頻選擇;Fa為自校頻率輸入端;Fs為標(biāo)準(zhǔn)頻率信號輸入端;Fx為經(jīng)過放大整形后的被測信號輸入端;END為計(jì)數(shù)結(jié)束狀態(tài)信號［5］。由于只有一個信號輸入端，為節(jié)省成本和簡化設(shè)計(jì)，采用轉(zhuǎn)矩、轉(zhuǎn)速信號分別進(jìn)行測試的方案，并由單片機(jī)程控電子開關(guān)來實(shí)現(xiàn)。這樣，使用一片F(xiàn)PGA(EPF10K10LC84)即可完成各種測試功能。

圖3 測頻主系統(tǒng)框圖Fig.3 Block diagram of the main system of frequency measurement

在MAX+plusⅡ軟件環(huán)境下進(jìn)行FPGA設(shè)計(jì)。首先對各功能模塊進(jìn)行邏輯描述，然后通過EDA開發(fā)平臺，自發(fā)地對設(shè)計(jì)文件完成邏輯編譯、化簡、綜合及優(yōu)化、布局布線及仿真，最后對FPGA芯片進(jìn)行編程，以實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)。系統(tǒng)頂層設(shè)計(jì)原理圖如圖4所示［6］。

圖4 系統(tǒng)頂層設(shè)計(jì)原理圖Fig.4 Design principle of the top layer

圖4中，CH1和CH2為選擇器，CH1進(jìn)行自校/測頻選擇，CH2進(jìn)行測頻和測脈寬選擇。CONTRL1為控制模塊，控制被測信號Fx和標(biāo)頻信號Fs的選通及2個32位計(jì)數(shù)器(COUNTa和COUNTb)的計(jì)數(shù)。計(jì)數(shù)器以4個8位二進(jìn)制數(shù)形式輸出。FPGA與SPCE061A單片機(jī)的接口比較簡單。A7～A0和B7～B0與單片機(jī)A口相連接，其他輸入/輸出端與單片機(jī)B口相連接。

2.3 無法實(shí)現(xiàn)同相的情況處理

若其中一個被測信號和標(biāo)準(zhǔn)信號的周期是另一個的整數(shù)倍，且在進(jìn)入系統(tǒng)時存在初始相位差，則它們經(jīng)過一定時間t(預(yù)置閘門時間)后相位差仍保持不變，即二者相位可能永遠(yuǎn)不重合［8］。圖5即表達(dá)了TX=3 Ts時，被測信號u和標(biāo)準(zhǔn)頻率信號fs相位不重合這兩種情況，其中 ux比fs相位超前，而uy比 fs相位滯后。由于無法找到同步點(diǎn)，這類情況顯然不能采用等精度測頻法。故在實(shí)際測試時，如經(jīng)過一段時間t后實(shí)際閘門脈沖仍無法形成，即計(jì)數(shù)器無計(jì)數(shù)，則認(rèn)為這兩個信號無法實(shí)現(xiàn)同相。單片機(jī)判定后會自動改用直接測頻法進(jìn)行測量并提示用戶。

圖5 被測信號和標(biāo)準(zhǔn)信號相位不重合的情況Fig.5 The situation of phase not coincide for measured signal and standard signal

2.4 單片機(jī)選型及設(shè)計(jì)

單片機(jī)選用SPCE061A。該單片機(jī)為16位機(jī)，數(shù)據(jù)處理能力較強(qiáng);具有32 kB Flash和2 kB SRAM以及液晶驅(qū)動器，其液晶驅(qū)動可直接通過軟件控制來實(shí)現(xiàn)，提高了系統(tǒng)的穩(wěn)定性和抗干擾能力;I/O口數(shù)量多(A、B口各16個)，不需要擴(kuò)展即能滿足系統(tǒng)需要;時鐘頻率較高，約40 MHz。鍵盤設(shè)有自校/測頻選擇鍵CH、測頻和測脈寬選擇鍵F/T、預(yù)置門啟動輸入鍵STR、轉(zhuǎn)矩測試鍵M、轉(zhuǎn)速測試鍵n和打印鍵P等功能鍵。

由于需要顯示轉(zhuǎn)矩、轉(zhuǎn)速、軸輸出功率值以及閘門時間、測試精度、信號頻率等諸多信息，顯示器選用點(diǎn)陣數(shù)為320×240且?guī)е形淖謳斓腖CD(如HTM320240G)。

3 結(jié)束語

本設(shè)計(jì)采用等精度測頻法，實(shí)現(xiàn)了轉(zhuǎn)矩、轉(zhuǎn)速信號的等精度測量;采用即插即用接口設(shè)計(jì)，使測試主機(jī)具有更大的使用靈活性，大大增強(qiáng)了測試儀的通用性;利用FPGA工作頻率高、功能強(qiáng)的特點(diǎn)簡化了系統(tǒng)設(shè)計(jì)，提高了測試精度。經(jīng)測試表明，本設(shè)計(jì)具有很好的推廣及應(yīng)用價值。

［1］楊冠群.以周期滑動擴(kuò)展的測周法實(shí)現(xiàn)等精度的頻率測量［J］.電子技術(shù)應(yīng)用，2002，28(2):41 －43.

［2］劉海琴，史智興，程天良，等.基于單片機(jī)的電機(jī)轉(zhuǎn)矩測量系統(tǒng)設(shè)計(jì)［J］.微計(jì)算機(jī)信息，2006，3(2):27 －29.

［3］孟臣，李敏.JN338智能數(shù)字式轉(zhuǎn)矩轉(zhuǎn)速傳感器及其應(yīng)用［J］.國外電子元器件，2003(11):56－58.

［4］梁龍學(xué).一種新型數(shù)字式轉(zhuǎn)矩轉(zhuǎn)速測試儀［J］.蘭州交通大學(xué)學(xué)報(bào):自然科學(xué)版，2006，25(1):101 －103.

［5］包明，趙明富，郭建華.基于FPGA的高速高精度頻率測量的研究［J］.單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2003(1):31－33.

［6］王慧.基于FPGA高速高精度頻率測量系統(tǒng)的實(shí)現(xiàn)［J］.傳感器世界，2006，12(1):27 －29.

［7］梁毓明，汪鋒鎖，劉志剛.JCZ型轉(zhuǎn)矩轉(zhuǎn)速傳感器輸出信號的處理方法［J］.計(jì)算機(jī)測量與控制，2005，13(11):1296 －1298.

［8］劉德亮，王竹林，尉廣軍.基于FPGA高精度頻率測量儀的設(shè)計(jì)［J］.河北工業(yè)科技，2010，27(1):29－31.