改進的電容式微加速度計中電路噪聲模型

劉云濤，王穎，邵雷

(哈爾濱工程大學信息與通信工程學院，黑龍江哈爾濱150001)

加速度計是一種可以將加速度物理信號轉化成能夠測量的電信號的儀器，具有μg水平的高精度加速度計被廣泛應用于導航、制導、空間微重力測量以及自動化工業(yè)中[1].隨著微機電系統(MEMS)技術的發(fā)展，以及硅微加速度計的商業(yè)和軍事價值的提高，電容式微加速度計成為微機電系統領域和微傳感器領域內研究熱點.

電容式微加速度計是由機械的敏感結構和電學的接口電路構成.由于在敏感結構與接口電路之間存在大量寄生電容的敏感結構所輸出非常微弱的信號，對傳感器設計提出了巨大的挑戰(zhàn)，因此噪聲特性成為高性能微加速度計系統設計的關鍵所在.隨著敏感結構加工工藝的改進，電路的噪聲性能已經成為影響系統精度的重要因素[2].

噪聲模型是加速度傳感器設計的基礎，精確的噪聲模型可以準確預測系統性能，并對電路優(yōu)化提供巨大的幫助.1999年加州大學伯克利分校的M.Lemkin等[3]分析了電容式微加速度計中的電路噪聲源，并建立了電路噪聲模型.但該模型中忽略了開關電容電路中開關熱噪聲的影響，且沒有分析相關雙采樣電路對輸出噪聲的影響.2006年密歇根大學的H.Kulah等[4]建立電容式微加速度計中的各電路噪聲源模型，但在該分析中忽略了各噪聲源間的相互影響.本文將針對現有電路噪聲研究中的不足，詳細分析各種電路噪聲源，并將電路作為一個整體，建立更精確的電路噪聲模型.

1 電路噪聲源分析

圖1所示為考慮多級噪聲注入的閉環(huán)系統，其中A1和A2分別表示第1級和第2級增益，Vn1和Vn2表示第1級和第2級的噪聲注入，β為反饋因子，系統輸出為

圖1 閉環(huán)系統噪聲分析Fig.1 Noise analysis of closed-loop system

由式(1)可以看出，如果A1足夠大，Vn2可以忽略.由于微加速度計接口電路是由前級電荷積分器和后級放大、解調等部分組成，而前級電荷積分器具有非常高的增益，因此，接口電路前端的電荷積分器是系統的主要電路噪聲源.

電荷積分器中的運算放大器包括3種噪聲:熱噪聲、閃爍噪聲(1/f噪聲)、運放失調.熱噪聲是由于導體中電子隨機運動引起的導體兩端電壓波動而產生的，熱噪聲與絕對溫度成正比，屬于白噪聲.1/f噪聲是由于MOS晶體管的柵氧化層和硅襯底界面處的懸掛鍵隨機捕獲電荷載流子而產生的.除了熱噪聲和1/f噪聲，運放失調也是影響輸出精度的主要原因，運算放大器的失調電壓會被電荷積分器及后續(xù)放大電路進行放大，導致輸出嚴重偏離，并且該電壓會隨溫度和時間而變化，這在高精度加速度計中是不允許的.

熱噪聲均勻分布在整個頻帶內，屬于寬帶信號，而1/f噪聲、失調和輸入信號屬于窄帶低頻信號，因此在低頻情況下，1/f噪聲和運放失調是電路中的主要噪聲源.

在電路設計中，開關電容電路往往以CMOS傳輸門或偽管開關作為開關，可以有效地抑制電荷注入和時鐘潰通的影響，但是該開關的非零導通電阻會產生寬帶熱噪聲[5].

敏感結構與接口電路之間的連接會產生寄生電阻和寄生電容.該寄生電阻會引入熱噪聲，寄生電阻與敏感結構到前級運放之間的連接方式有關.對于采用體硅工藝和CMOS標準工藝制作的雙片集成微加速度計，是通過金屬線或者硅鋁絲壓焊來連接，該寄生電阻也可以不用考慮.由于通過設計可以使電荷積分器對寄生電容不敏感，因此也可以忽略寄生電容的影響[6-7].

微加速度計工作時，2個頻率相同、相位相反的高頻驅動信號分別加載在2個固定極板上，產生與輸入加速度信號成正比的電荷，并通過電荷積分將電荷轉化為電壓.電荷積分器的輸出可以表示為

式中:VR為產生驅動信號的參考電壓，因此參考電壓源的噪聲直接作用在電荷積分器輸出上，成為電路的一個重要噪聲源.圖2表示出電容式微加速度計中的主要電路噪聲源，其中表示運放熱噪聲表示運放的1/f噪聲，Voff表示運放失調，為開關熱噪聲為寄生電阻熱噪聲，和為高頻驅動信號噪聲.

圖2 電路噪聲源Fig.2 Electronic noises source

包括熱噪聲和1/f噪聲的運放輸入參考噪聲譜[8]，可以表示為

式中:S0表示白噪聲功率譜;fk為轉角頻率，即白噪聲和1/f噪聲相等時對應的頻率.在CMOS器件中，轉角頻率在1～100 kHz之間，這意味著不考慮噪聲折疊情況下，在傳感器帶寬內1/f噪聲占主要成分.

對于低頻1/f噪聲和運放失調可以通過斬波穩(wěn)定(CHS)和相關雙采樣技術(CDS)予以消除[9].CHS方法主要應用于連續(xù)時間處理電路，對于離散時間的數據采樣系統，CDS是最為廣泛使用的消除低頻噪聲的電學方法[10].相關雙采樣就是對信號進行間隔很近的采樣，然后對采樣的結果進行相減運算的過程.然而CDS在抑制運放失調和1/f噪聲同時，也引起了熱噪聲混疊.

由于熱噪聲屬于寬帶白噪聲，采樣頻率會遠低于熱噪聲帶寬，假設熱噪聲帶寬為BWth，采樣頻率為fs，定義2BWth/fs=USR為欠采樣率，因此采樣過程中會在采樣頻率的整數倍附近產生噪聲混疊，各個混疊部分噪聲疊加，導致輸出熱噪聲功率譜為USRS0.該噪聲折疊過程表示為

從總的熱噪聲功率譜中減去基帶噪聲就可以得到折疊所產生的噪聲功率譜:

具有一階低通特性的白噪聲，其功率譜可表示為

式中:fc為運放的單位增益帶寬.因此熱噪聲帶寬BWth為

將式(8)代入式(5)中，折疊產生的熱噪聲功率譜為

盡管1/f噪聲為窄帶噪聲，仍然會在該噪聲尾部產生混疊，混疊產生的1/f噪聲功率譜為

由式(9)和(10)可見，采樣所造成的熱噪聲折疊與fc/fs成正比，而1/f噪聲折疊與fc/fs成對數關系，所以熱噪聲折疊遠大于1/f噪聲折疊.

由以上分析可知，相關雙采樣消除了低頻1/f噪聲和運放失調影響，但同時引起熱噪聲和1/f噪聲折疊，所產生的折疊熱噪聲為初始熱噪聲的πfc/fs倍，并且在折疊噪聲成分中，熱噪聲占主要部分.因此，在電荷積分器中運放的噪聲可以簡化為噪聲折疊后的熱噪聲.

圖3為所設計的電荷積分器噪聲的Hspice工具仿真結果，設計參數:fs=256 kHz，fc=44.3 MHz.運放熱噪聲為17.54 nV/Hz1/2，由仿真結果可見，在頻率小于10 kHz部分，CDS大大降低了電荷積分器的1/f噪聲，當頻率高于37.8 kHz后，由于采樣過程中引起的噪聲折疊導致此時帶有CDS的電路噪聲高于沒有CDS的電路噪聲.

圖3 電荷積分器噪聲Hspice仿真結果Fig.3 Simulated result of charge integrator noise with Hspice

2 電路噪聲模型建立

圖4表示電荷積分器在放大狀態(tài)下的噪聲模型，Vst為表示CMOS開關導通電阻的熱噪聲電壓，VRt為參考電壓源噪聲，Vn為運算放大器輸入參考熱噪聲，Rs表示開關導通電阻，Rin表示運放輸入阻抗，Cs為敏感結構電容，Cf為反饋電容，A0為運放直流增益.

圖4 電荷積分器在放大模式下的噪聲模型Fig.4 Noise model of charge integrator with amplifing mode

在節(jié)點A根據基爾霍夫定理，具有如下表達式:

又因為

將式(13)代入式(11)中得到

由于運放的直流增益和輸入阻抗非常高，Vout(s)可以簡化為

處于放大狀態(tài)的電荷積分器放大倍數A可以表示為

因此電荷積分器的輸入參考電噪聲為

輸入參考噪聲的功率譜密度(PSD)為

對于一個設計良好的低噪聲運放，其輸入參考熱噪聲主要由輸入晶體管決定，考慮相關雙采樣引起的噪聲折疊，該噪聲可以由式(19)表示，這里的gm為輸入晶體管的跨導.

CMOS開關熱噪聲為

將式(19)和(20)代入式(18)中，可得電荷積分器的輸入參考噪聲為

如果Cf=2Cs，Rs1=Rs2，上式可以簡化為

由式(21)和(22)可知，電路噪聲主要依賴于采樣頻率，以及Cf與Cs的比例，所以提高采樣頻率，降低Cf/Cs可以降低電路噪聲，但同時增加了電路設計難度，甚至在提高絕對噪聲的同時降低信噪比.

3 結果與討論

圖5為所建立的電路噪聲模型與仿真結果對比，仿真過程中取與式(22)相同的條件:fc=44.3 MHz，Rs=950 W，Cf=2Cs=5 pF，gm=161 μS，參考電壓源噪聲取10 nV/Hz1/2.由圖3可知，雖然CDS可以大大降低1/f噪聲，但是不能夠完全消除，隨頻率升高噪聲仍有小幅下降，當頻率達到100 Hz后，噪聲下降極為緩慢，可認為此時噪聲不再隨頻率而變，因此以下所有的仿真結果均取頻率為100 Hz處的噪聲.由圖5可見，依據所建立電路噪聲公式計算結果與仿真結果非常接近，由于模型建立過程中忽略了1/f噪聲折疊和寄生電容影響，因此理論計算結果略低于仿真結果.

圖5 電路噪聲模型與仿真結果對比Fig.5 Comparation of electronic noise model with simulated result

采用0.5 μm兩層金屬兩層多晶n阱CMOS工藝對所設計的接口ASIC進行了流片，芯片如圖6所示，芯片面積為4.6 mm ×3.7 mm.

為了驗證所建立的電路噪聲模型，對該芯片的電路噪聲進行了測量，在電路的輸入端接一個低噪聲的電容器，電容另一端接地，取值與前級電荷積分器的積分電容相同.后級放大倍數設定為-1，采用HP35670A動態(tài)信號分析儀對電路中采樣保持輸出節(jié)點做頻譜分析，由于在此測試狀態(tài)下，輸入到采樣保持輸出節(jié)點的增益為1，因此所測結果即為電路的輸入參考噪聲.圖7為輸出的測試結果.測試結果表明，芯片的電路噪聲為-103.07 dBV/Hz1/2，等效于7 μV/Hz1/2，在相同的參數條件下，根據所建立的電路噪聲式(21)計算結果為5 μV/Hz1/2，由此可見，所建立的電路噪聲模型能夠準確的預測電路噪聲水平.

圖7 輸出電路噪聲頻譜Fig.7 Spectrum of output electronic noise

為了測試電路噪聲與采樣頻率的關系，將電路連接為時鐘信號外部產生方式，利用信號發(fā)生器提供初始時鐘信號.電路噪聲與采樣頻率關系測試結果如圖8所示，同時在該圖中也描繪出式(21)理論預測曲線，盡管測試結果與理論預測存在一定的差距，但測試結果與理論曲線具有相同的趨勢，即隨著采樣頻率的提高，電路噪聲不斷降低.

圖8 電路噪聲與采樣頻率關系Fig.8 Relationship between electronic noise and sampling frequency

為了更全面地分析系統的電路噪聲，將研制的ASIC芯片與加速度計敏感結構組合在一起，制成微加速度傳感器，如圖9所示，并對該加速度計進行開環(huán)噪聲測試.在1 g狀態(tài)下，對傳感器的輸出進行頻譜分析，輸出結果如圖10所示，結果顯示開環(huán)模式下，系統的噪聲密度為-95.02 dBV/Hz1/2，等效于15 μV/Hz1/2，由于系統靈敏度為 1.22 V/g，因此噪聲密度為 12 μg/Hz1/2.

圖9 雙片集成的微加速度傳感器Fig.9 Two chip integrated micromachined accelerometer

圖10 開環(huán)模式輸出頻譜Fig.10 Spectrum of output with open-loop mode

與單芯片測試結果相比，此時輸出噪聲增加了8 μV/Hz1/2，這是由2部分噪聲導致機械噪聲和驅動信號噪聲.所使用的敏感結構機械噪聲約為2 μg/Hz1/2，等效于 2.5 μV/Hz1/2，所以驅動信號噪聲約為6 μV/Hz1/2.由于在本課題中驅動信號是通過開關電源產生的，所以驅動信號噪聲一部分為電源噪聲，另一部分為開關熱噪聲.經測試，電源噪聲在-160 dBV/Hz1/2水平，遠低于輸出噪聲，因此所增加的電路噪聲來自于開關熱噪聲.由此可知，在高精度微加速度計系統中，開關熱噪聲對系統的輸出精度起至關重要的作用.

4 結束語

在詳細分析電容式微加速度計中的電路噪聲源的基礎上，建立了等效輸入電路噪聲模型，根據所建模型可知，電路噪聲主要依賴于采樣頻率以及反饋電容和敏感電容的比值.仿真和測試結果顯示，所建立的噪聲模型能夠準確的預測電路噪聲水平，另外，產生的高頻驅動信號開關熱噪聲對系統的電路噪聲水平具有重要影響作用.

[1]LEE W F，CHAN P K.A capacitive-based accelerometer IC using injection-nulling switch technique[J].IEEE Transactions on circuits and systems，2008，55(4):980-989.

[2]ALTONEN L，HALONEN K.Continuous-time interface for a micromachined capacitive accelerometer with NEA of 4 μg and bandwidth of 300 Hz[J].Sensors and Actuators，2009，154:46-56.

[3]LEMKIN M，BOSER B E.A three-axis micromachined accelerometer with a CMOS position-sense interface and digital offset-trim electronics[J].IEEE J of Solid-State Circuits，1999，34(4):456-468.

[4]KULAH H，CHAE J，YAZDI N，et al.Noise analysis and characterization of a sigma-delta capacitive microaccelerometer[J].IEEE Solid-State Circuits，2006，41(2):352-361.

[5]OLIAEI O.Thermal noise analysis of multi-input SC-integrators for delta-sigma modulator design[C]//Proceeding of IEEE Int Symp Circuits and Systems.Geneva，Switzerland，2000:425-428.

[6]LIU Yunao，LIU Xiaowei，CHEN Weiping，et al.Design and noise analysis of a sigma-delta capacitive micromachined accelerometer[J].Journal of Semiconductor，2010，31(5):0550061-0550066.

[7]劉云濤，姜一鳴，尹亮.四階Sigma-Delta微加速度計系統設計與分析[J].哈爾濱工業(yè)大學學報，2011，43(7):38-41.

LIU Yuntao，JIANG Yiming，YIN Liang.System design and analysis of fourth-order sigma-delta micromachined accelerometer[J].Journal of Harbin Institute of Technology，2011，43(7):38-41.

[8]WONG S L，SALAMA T.A switched differential Op-Amp with low offset and reduced 1/f noise[J].IEEE Trans on Circuits and Systems，1986，33(11):1119-1127.

[9]LEE T H，CHO G，KIM H J.Analysis of 1/f noise in CMOS preamplifier with CDS circuit[J].IEEE Trans on Nuclear Science，2002，49(4):1819-1823.

[10]HYNECEK J.CDS noise reduction of partially reset charge-detection nodes[J].IEEE Trans on Circuits and Systems，2002，49(3):276-280.