基于ARM9智能便攜式延時測試儀硬件的設計

王 波

（武漢大學電氣工程學院，湖北武漢430072）

1 引言

數(shù)字化、智能化是未來變電站的發(fā)展趨勢。目前，國內(nèi)外電子式互感器的研制工作已向?qū)嵱没A段發(fā)展。這樣大規(guī)模發(fā)展的基礎(chǔ)之一便是非常規(guī)互感器的應用，由它發(fā)展而來的合并單元也是一種新型電力設備，二次智能電子保護設備通過網(wǎng)絡通信完成信息交換。各智能設備的功能特性、校驗標準等已經(jīng)成為數(shù)字化變電站建設和運行的突出問題。由電子互感器和合并單元帶來的相位誤差和比例誤差也直接影響到電網(wǎng)的安全運行。由于電子式互感器結(jié)構(gòu)的特殊性，難以應用常規(guī)電磁式互感器校驗裝置進行校驗，因此電子式互感器及其合并單元的校驗方法和裝置研究一直是國內(nèi)外的研究熱點［1］。

根據(jù)IEC61850［4］關(guān)于性能測試部分通訊延時測試的要求，發(fā)送的物理設備到接收的物理設備傳輸時間要滿足一定的規(guī)程要求。根據(jù)電力系統(tǒng)繼電保護的速斷性、安全性的特點，采樣數(shù)據(jù)應經(jīng)過盡可能短的網(wǎng)絡傳輸延時送到二次保護測控設備，這對于電力設備的保護和電力系統(tǒng)本身的運行安全有著十分重要的作用。因此，測定采樣數(shù)據(jù)包的傳輸延時對于鑒定合并單元的性能是一項十分重要的工作［5］。

2 合并單元延時測試原理

從電子互感器發(fā)出數(shù)據(jù)經(jīng)過合并單元的同步、抽取濾波、相位補償?shù)忍幚碇螅喜卧侔碔EC61850或者IEC60044規(guī)定的數(shù)據(jù)幀格式將數(shù)據(jù)打包發(fā)送到二次設備中，每次發(fā)送的數(shù)據(jù)包都經(jīng)過了處理，與電子互感器發(fā)送的數(shù)據(jù)已有本質(zhì)的區(qū)別。因此，測試合并單元的延時，不能按照發(fā)送點到接收點之間的延時來計，而只能將電子互感器發(fā)出的波形和合并單元發(fā)出的波形在同一時間軸上比較來進行測試。這就要求測試裝置既要模擬電子式互感器串行發(fā)送FT3數(shù)據(jù)幀，又要模擬二次設備IED網(wǎng)絡接收合并單元發(fā)送的數(shù)據(jù)幀。

搭建智能手持式延時測試儀（IHT）原理圖如圖1所示。

圖1 測試平臺原理圖

圖1中既包括模擬電子互感器發(fā)送數(shù)據(jù)的功能，也包括IED接收采集數(shù)據(jù)的功能。以測試平臺提供的時間軸為基準，同時將發(fā)送和接收的數(shù)據(jù)打上時標，放在同一坐標系上，計算發(fā)送和接受波形的基波相位差，再折算成時間，就可以測試出合并單元的延時。

3 測試儀硬件搭建目標與原則

本裝置要研制的手持式（便攜式）IHT針對數(shù)值化變電站合并單元的網(wǎng)絡化二次設備進行信息交換的測試儀器的研究、設計、搭建以及基本驗證功能軟件的設計開發(fā)，具備二次開發(fā)的硬件平臺基礎(chǔ)。

系統(tǒng)設計原則遵循以下幾點：

（1）主控制器采用ARM9嵌入式處理器，主頻100MHz以上，能滿足應用對資源及速度性能的要求。

（2）配備大容量存儲器，能滿足數(shù)據(jù)存儲及運行嵌入式操作系統(tǒng)的需要。

（3）具備 ARM9調(diào)試接口（JTAG、UART0對應的RS232）和復位、按鍵等控制接口。

（4）配置7英寸彩色觸摸屏，滿足操作及圖文顯示的需要。

（5）配置從USB插槽，支持U盤啟動系統(tǒng)。

（6）配置2路以UART數(shù)據(jù)傳輸?shù)墓饫w通信ST接口，分別模擬EVT／ECT信號的輸出。

（7）配置4路10／100M的以太網(wǎng)接口，兩路電口兩路光口，模擬IED與MU的通信。

（8）配備高容量鋰電池（2000mAH），工作2小時。

（9）系統(tǒng)采用低功耗、工業(yè)級手持（便攜）式設計。

（10）采用LINUX操作系統(tǒng)。

測試平臺整體框架如圖2所示。

4 硬件平臺介紹

4.1 C8051F340 介紹

51系列控制芯片C8051F340可以滿足高達2Mbps波特率UART的要求，本裝置采用該芯片作為光口UART的控制器。其內(nèi)部結(jié)構(gòu)框圖如圖3所示。

圖2 測試儀整體框架圖

IHT的模擬測試功能之一是：同時模擬兩臺ECT／EVT設備發(fā)送報文到合并單元MU，并接受來自于它們的報文，進行數(shù)據(jù)與同步性分析。該功能需要本儀器具備的接口是兩路UART輸出接口和兩路以太網(wǎng)接收接口。IHT一方面要實現(xiàn)模擬ECT／EVT的信息組織與發(fā)送功能，另一方面還要具備IED的信息接收與處理功能，此外IHT還要實現(xiàn)對發(fā)送和接受信息的分析功能。為實現(xiàn)上述功能的要求，選擇C8051F340雙路UART高速光纖數(shù)據(jù)傳輸模擬ECT／EVT、網(wǎng)絡電光／光電接口實驗平臺模擬MU，組成測試儀進行測試。

在兩路UART進行數(shù)據(jù)傳輸中，一方面要考慮光模塊相位的控制問題，利用異或門輸入控制實現(xiàn)；另一方面要考慮UART1、SPI與曼徹斯特編解碼器（3D3523）復用光模塊，以GPIO來轉(zhuǎn)換控制，實現(xiàn)同步數(shù)據(jù)傳輸；裝置中同時還加入了光模塊通信節(jié)能控制，其光接口為OCM型專用模塊。

圖3 80C51F340內(nèi)部結(jié)構(gòu)框圖

4.2 Micro2440 ARM9 核心板

本儀器選用含ARM9芯片S3C2440的Micro2440核心板作為主CPU。

S3C2440支持兩種啟動模式：一種是從Nand Flash啟動；另外一種是從Nor Flash啟動。在此兩種啟動模式下，各個片選的存儲空間分配如圖4所示。

圖4中，左邊是nGCS0片選的 Nor Flash啟動模式下的地址分配圖；右邊是Nand Flash啟動模式下的地址分配圖。

由圖 4可知，在Nand Flash啟動模式下，內(nèi)部的4K Bytes Boot SRAM被映射到nGCS0片選的空間；在Nor Flash啟動模式下，與nGCS0相連的外部存儲器Nor Flash就被映射到nGCS0片選的空間。

4.3 S3C2440 部分功能模塊

根據(jù)設計原則，測試儀需要配備大容量SD卡和從USB插槽。

4.3.1 SD 卡存儲器接口部分

SD卡可以配置為2／4G的容量，利用S3C2440的內(nèi)部功能模塊實現(xiàn)。電路中接入了EMC保護芯片，利用GPF2作為SD卡的工作電源控制，EINT16作為是否插卡的檢測，GPH8作為SD卡是否寫保護的檢測，如圖5所示。GPF2為低電平時，SI2323導通，給SD卡供電；GPF2為高電平時，SI2323關(guān)斷，SD卡關(guān)閉。后面的SI2323的操作方法相同。

4.3.2 USB 接口

如圖6所示，本裝置擴展了USB-Host和USB-Slave接口。其中USB-Slave用于軟件調(diào)試及下載，USB-Host供U盤使用。這兩個端口對應圖6中的“調(diào)試”和“USB”端口。

圖4 Flash存儲分配圖

圖5 SD卡接口電路

5 結(jié)束語

本文基于ARM9的智能便攜式測試儀有一大特點，那就是在Linux系統(tǒng)下實現(xiàn)了多網(wǎng)卡應用，因而可以在數(shù)字變電站中廣泛應用。由于數(shù)字變電站中的IED都是網(wǎng)絡化設備，這給校驗裝置功能的拓展提供了基礎(chǔ)。裝置功能可以拓展為測試智能開關(guān)、網(wǎng)絡交換機等設備的延時，也可以安放在數(shù)字變電站中實時觀察各個IED的運行狀況等。

圖6 擴展USB接口

［1］余春雨，葉國雄，王曉琪，李曉林，李 偉.電子式互感器的校準方法與技術(shù)［J］.高電壓技術(shù)，2004，30（4）：20-21.

［2］錢 政，李童杰，張 翔.電子式互感器校驗方法的設計與實現(xiàn)［J］.北京航空航天人學學報，2006，32（11）：1316-1319.

［3］馬 亮.智能電網(wǎng)關(guān)鍵設備研制首戰(zhàn)告捷［J］.電力系統(tǒng)裝備.2010，11（12）：54-55.

［4］IEC.IEC61850-2004，Communication networks and systems in substations［S］.

［5］楊永標.基于IEC61850標準的合并單元性能測試［J］.電網(wǎng)技術(shù)，2006，30：442-445.

［6］高 翔.數(shù)字化變電站應用技術(shù)［M］.北京：中國電力出版社，2008：22-23.

［7］王 飛.電子式互感器合并單元的研究與實現(xiàn)［D］.南京：東南大學，20090421.

［8］萬 磊.數(shù)字式光電互感器合并單元及二次接口的研究［D］.武漢：華中科技大學，2005.