一種低溫漂、高精度CMOS帶隙基準(zhǔn)源設(shè)計(jì)

王宇星，曹校軍，姜盛瑜，吳 金

(1.無(wú)錫科技職業(yè)學(xué)院尚德光伏學(xué)院，江蘇無(wú)錫 214028;2.海力士半導(dǎo)體中國(guó)有限公司制造技術(shù)部，江蘇無(wú)錫 214028;3.東南大學(xué)無(wú)錫分校，江蘇無(wú)錫 214135)

一種低溫漂、高精度CMOS帶隙基準(zhǔn)源設(shè)計(jì)

王宇星1，曹校軍1，姜盛瑜2，吳 金3

(1.無(wú)錫科技職業(yè)學(xué)院尚德光伏學(xué)院，江蘇無(wú)錫 214028;2.海力士半導(dǎo)體中國(guó)有限公司制造技術(shù)部，江蘇無(wú)錫 214028;3.東南大學(xué)無(wú)錫分校，江蘇無(wú)錫 214135)

基于線性分段補(bǔ)償?shù)幕驹恚罁?jù)輸出支路內(nèi)部的溫度負(fù)反饋結(jié)構(gòu)，提出了一種結(jié)構(gòu)簡(jiǎn)單、適應(yīng)不同開(kāi)口方向的高階補(bǔ)償方法。并設(shè)計(jì)了一種基于電流鏡結(jié)構(gòu)的低溫漂、高精度的電壓基準(zhǔn)電路。CSMC 0.35 μm CMOS工藝的仿真結(jié)果表明，經(jīng)高階補(bǔ)償?shù)碾妷耗；鶞?zhǔn)，在－40～125℃溫區(qū)范圍內(nèi)溫度系數(shù)為2.84×10－6/℃，低頻100 Hz時(shí)的PSRR達(dá)到－70.6 dB，10 kHz為－63.36 dB。當(dāng)電源電壓在2～3 V范圍內(nèi)變化時(shí)，其電壓值波動(dòng)為3 mV/V。整個(gè)帶隙基準(zhǔn)電壓源具有較好的綜合性能。

CMOS帶隙基準(zhǔn)源;低壓;曲率補(bǔ)償;溫度系數(shù)

SOC系統(tǒng)集成對(duì)帶隙電壓基準(zhǔn)IP電路提出了越來(lái)越高的要求。現(xiàn)有的電壓模帶隙基準(zhǔn)基于ΔVBE正溫度系數(shù)(PTAT)電壓與VBE負(fù)溫度系數(shù)(IPTAT)線性補(bǔ)償?shù)脑恚?－3］，一階線性補(bǔ)償后仍殘留一定的溫度系數(shù)，典型的溫度系數(shù)為 7 × 10－6/℃ 以上［4－6］，PSRR約在33 dB，同時(shí)由于電路中電流鏡失配造成PSRR指標(biāo)難以提高。

基于分段補(bǔ)償原理，結(jié)合自適應(yīng)負(fù)反饋控制結(jié)構(gòu)設(shè)計(jì)了一種基于電流鏡控制CMOS帶隙基準(zhǔn)電路，通過(guò)W/L失配控制的參數(shù)設(shè)計(jì)，以適合不同開(kāi)口方向的高階曲率補(bǔ)償結(jié)構(gòu)。且該結(jié)構(gòu)對(duì)電壓模和電流模帶隙基準(zhǔn)均能適用，滿足了更廣范圍下對(duì)高性能基準(zhǔn)的應(yīng)用需要。最后，給出了基于新的補(bǔ)償結(jié)構(gòu)的仿真驗(yàn)證結(jié)果。

1 典型電壓帶隙基準(zhǔn)結(jié)構(gòu)

利用正負(fù)溫度系數(shù)補(bǔ)償原理實(shí)現(xiàn)的電壓模帶隙電壓基準(zhǔn)，其電路原型結(jié)構(gòu)如圖1所示。

圖1 典型電壓模帶隙電壓基準(zhǔn)

圖中N為Q2與Q1管發(fā)射區(qū)面積之比，偏置支路中由電流鏡的匹配控制得到A、B兩點(diǎn)電位相等，在匹配電流嚴(yán)格相等的條件下，形成ΔVBE=VTlnN的經(jīng)典PTAT偏置，由ΔVBE/R0定義的支路電流通過(guò)PMOS電流鏡線性傳遞到輸出支路，再經(jīng)電阻RREF還原為PTAT電壓，最后與負(fù)溫度系數(shù)VBE電壓串聯(lián)疊加后得到基準(zhǔn)輸出，即

通過(guò)調(diào)節(jié)N和RREF/R0電阻比值，控制正負(fù)溫度系數(shù)系數(shù)近似相等，得到的基準(zhǔn)溫度系數(shù)為12×10－6/℃。由于非可控失配與非線性殘余溫度量的影響，一階線性補(bǔ)償基準(zhǔn)的溫度系數(shù)難以有效提高;同時(shí)PSRR僅為22 dB，若PMOS電流鏡采用Cascode結(jié)構(gòu)，PSRR提高到43 dB，但基準(zhǔn)受電源噪聲擾動(dòng)的影響仍然較大。

電路中在A、B兩點(diǎn)分別增加到GND的兩個(gè)相同的并聯(lián)電阻RA=RB，并在輸出支路將Diode二極管去除只保留純電阻輸出，得到的電流模帶隙基準(zhǔn)突破了1.2 V固定輸出的限制，可在較寬范圍內(nèi)變化，適合低壓多值基準(zhǔn)輸出應(yīng)用。

2 高階補(bǔ)償原理與結(jié)構(gòu)

2.1 工作原理

一階線性補(bǔ)償基準(zhǔn)的溫度特性為圖2(a)所示的開(kāi)口向上或開(kāi)口向下的對(duì)稱分布，為實(shí)現(xiàn)高階補(bǔ)償下降低一個(gè)數(shù)量級(jí)的溫度特性，最有效方法是將一階線性補(bǔ)償?shù)膯畏鍢O值變?yōu)楦叽窝a(bǔ)償下的多峰極值，從而降低基準(zhǔn)電壓峰－峰值的變化量。為此需適當(dāng)調(diào)節(jié)一階線性補(bǔ)償量，將原來(lái)位于溫區(qū)中點(diǎn)即常溫附近的峰值調(diào)整到溫區(qū)的高溫或低溫端，與此對(duì)應(yīng)的另一端則通過(guò)自適應(yīng)的高階補(bǔ)償形成另一個(gè)或多個(gè)峰值，通過(guò)控制非對(duì)稱的一階和高階補(bǔ)償關(guān)系，使寬溫區(qū)范圍內(nèi)的紋波電壓變化均勻并趨于平衡。

圖2 電壓基準(zhǔn)的補(bǔ)償溫度特性

以開(kāi)口向下(上)的一階基準(zhǔn)溫度特性為例，若一階基準(zhǔn)在高溫段輸出偏大，如圖2(b)所示，則在低(高)溫段對(duì)輸出支路注入適量的負(fù)溫度系數(shù)電流、或分流正溫度系數(shù)電流，以降低低(高)溫下的正溫度系數(shù)，形成低(高)溫區(qū)下輸出基準(zhǔn)的局部峰值，并在整個(gè)溫區(qū)內(nèi)形成雙峰輸出。同樣，若一階非對(duì)稱補(bǔ)償基準(zhǔn)的低溫值偏大，如圖2(c)所示，則需在高(低)溫段注入正溫度系數(shù)電流、或分流負(fù)溫度系數(shù)電流，以降低高(低)溫下的負(fù)溫度系數(shù)。電流的注入與分流在控制原理上是等效的，針對(duì)開(kāi)口向下的輸出特性，合理配置一階非對(duì)稱補(bǔ)償?shù)奶匦耘c不同補(bǔ)償起始點(diǎn)的電流微量控制，即可實(shí)現(xiàn)輸出“N”型或“M”型的二階補(bǔ)償輸出特性曲線。

圖3給出了基于以上原理實(shí)現(xiàn)的一種帶隙基準(zhǔn)高階補(bǔ)償結(jié)構(gòu)，該電路基于內(nèi)部反饋環(huán)路控制的3路偏置結(jié)構(gòu)，環(huán)路閉環(huán)反饋控制具有類似運(yùn)放控制的性能，但避免了其隨機(jī)失調(diào)難以控制的缺點(diǎn)，又顯著提高了偏置電路的匹配和穩(wěn)定性。應(yīng)用于電壓或電流?；鶞?zhǔn)中，將有效改善電路的整體性能。

圖3 電壓模基準(zhǔn)補(bǔ)償電路

該電路是利用寬擺幅PMOS Cascode電流鏡的高輸出阻抗以改善電路的PSRR特性;內(nèi)部由PM7→NM3→NM1→PM1→PM7構(gòu)成的閉環(huán)負(fù)反饋環(huán)路，抑制了包括電源Vdd噪聲在內(nèi)的各種擾動(dòng)，又顯著提高了偏置電路的匹配性和穩(wěn)定性。同時(shí)，電路內(nèi)部還存在一條由PM7→NM3→NM0→MN7組成的正反饋環(huán)路，電路結(jié)構(gòu)中應(yīng)使負(fù)反饋環(huán)路比正反饋環(huán)路具有更高的增益，以確保平衡條件下系統(tǒng)的穩(wěn)定。由基準(zhǔn)核心電路與自偏置回路共同構(gòu)成一個(gè)環(huán)路控制結(jié)構(gòu)。這種控制結(jié)構(gòu)類似運(yùn)算放大器的作用，回路能有效提高整個(gè)基準(zhǔn)電路PSRR。

Mn管并聯(lián)在電阻Rn端，柵電位接基準(zhǔn)或近似基準(zhǔn)輸出，選擇其源端合適的電位使該管從低溫段開(kāi)始導(dǎo)通。由于低溫起點(diǎn)的補(bǔ)償在高溫區(qū)同樣起作用，因此必須協(xié)同配置補(bǔ)償起始點(diǎn)，補(bǔ)償量的大小以及一階非對(duì)稱補(bǔ)償曲線的變化特性。由于VGSN的正溫度特性與VTN的負(fù)溫度特性，使得Mn管有效驅(qū)動(dòng)電壓呈正溫度特性并占主導(dǎo)作用，Mn管電流導(dǎo)通后隨溫度上升而增加，流過(guò)Rn電阻電流的正溫度系數(shù)減小而負(fù)溫度系數(shù)增加，輸出負(fù)溫度特性加強(qiáng)，形成第一個(gè)極高峰值點(diǎn)。同時(shí)由于補(bǔ)償管并聯(lián)的分流作用，輸出電壓值降低，形成圖2(b)所示的二階補(bǔ)償特性。由于Mn管柵壓VGN及其溫度特性在一定范圍內(nèi)可自由配置，當(dāng)VGN下降到低于基準(zhǔn)電壓時(shí)，VGN負(fù)溫度系數(shù)增加，Mn管電流的正溫度系數(shù)下降，從而抑制了輸出電壓的降低。這意味著可通過(guò)配置VGSN電壓選擇合適的補(bǔ)償起始點(diǎn)及其溫度系數(shù)得到所需的二階補(bǔ)償特性，或者當(dāng)補(bǔ)償設(shè)定后，Mn管的溫度負(fù)反饋控制更有利于溫度特性的穩(wěn)定。

在實(shí)際調(diào)制電路中，輸出支路電流的大小會(huì)影響該支路三極管EB結(jié)的溫度特性，因此，在優(yōu)化電壓模結(jié)構(gòu)時(shí)，要綜合輸出支路電流大小、補(bǔ)償電流大小、以及基于降低電流失配參數(shù)設(shè)計(jì)這三方面優(yōu)化考慮。

2.2 高階補(bǔ)償結(jié)構(gòu)分析

在曲率補(bǔ)償原理的基礎(chǔ)上，利用分段補(bǔ)償?shù)脑?，將全溫度范圍劃分為若干個(gè)子區(qū)間分段進(jìn)行補(bǔ)償［7］，采用如圖4所示的Mc與Rp的并聯(lián)結(jié)構(gòu)，形成補(bǔ)償電流的分流控制機(jī)制。當(dāng)溫度變化時(shí)，無(wú)論補(bǔ)償管Mc的導(dǎo)通狀態(tài)如何變化，Mc與Rp中的總電流因由輸出支路決定其溫度特性保持原有規(guī)律不變，即Mc補(bǔ)償電流的導(dǎo)通狀態(tài)對(duì)輸出支路中的其它部分的溫度特性不產(chǎn)生影響，而只對(duì)并聯(lián)部分電壓降的溫度特性產(chǎn)生作用。Mc導(dǎo)通后使并聯(lián)等效電阻減小，在輸出支路電流溫度特性保持恒定的條件下，導(dǎo)致并聯(lián)結(jié)構(gòu)的電壓降低，形成高溫下負(fù)溫度系數(shù)增強(qiáng)的補(bǔ)償機(jī)制。圖4中，Vs電壓的選擇應(yīng)使補(bǔ)償管工作在弱反型區(qū)、并聯(lián)電阻Rp的選擇則使補(bǔ)償管處于線性電阻區(qū)，同時(shí)設(shè)計(jì)補(bǔ)償管合適的W/L參數(shù)，實(shí)現(xiàn)對(duì)微弱高階補(bǔ)償量的有效控制。

圖4 自適應(yīng)高階補(bǔ)償控制結(jié)構(gòu)

圖4中Mc補(bǔ)償管的柵電位可在VREF電壓附近靈活調(diào)節(jié)，當(dāng)VG＞VREF時(shí)，補(bǔ)償管的正溫度系數(shù)電流調(diào)節(jié)作用增強(qiáng)，相反，當(dāng)VG＜VREF時(shí)，負(fù)溫度系數(shù)電壓調(diào)節(jié)作用減弱。

3 系統(tǒng)驗(yàn)證與分析

電路運(yùn)用Cadence Spectre工具，采用CSMC 0.35 μm CMOS工藝)，在－40℃ ＜T＜125℃范圍下進(jìn)行仿真。

由于電路補(bǔ)償主要是通過(guò)并聯(lián)Mn管來(lái)實(shí)現(xiàn)的，首先測(cè)試補(bǔ)償MOS管的溫度特性，圖5中Mn管的閾值電壓為負(fù)溫度特性，其VGS因采用高于基準(zhǔn)電壓的柵壓驅(qū)動(dòng)而具有正溫度特性，由此形成Mn正溫度系數(shù)電流圖6所示。由于Mn管VGS與VTN之間的有效驅(qū)動(dòng)電壓隨溫度下降而減小，因此當(dāng)溫度下降到某一臨界點(diǎn)時(shí)，Mn截止。這里通過(guò)適當(dāng)配置Mn管的柵源電壓，可以使得Mn的補(bǔ)償作用在整個(gè)溫區(qū)內(nèi)有效。

從圖5可見(jiàn)Mn管開(kāi)啟較早，在全溫區(qū)范圍內(nèi)補(bǔ)償，由于Mn管的補(bǔ)償電流隨溫度增加不斷上升，流過(guò)并聯(lián)Rn電阻的電流正溫度系數(shù)減小，輸出電壓降低，并且一階非對(duì)稱曲線高溫段正溫度系數(shù)的減小程度遠(yuǎn)大于低溫段。

圖7所示采用高階補(bǔ)償技術(shù)后，在－40～125℃溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)在 tt、ff、fs、sf、ss模型下分別為:2.84 × 10－6/℃、28.2 × 10－6/℃、35.11 × 10－6/℃、23.3 ×10－6/℃、4.32×10－6/℃，其中fs模型溫度系數(shù)較大。

如圖8所示，tt模型下，補(bǔ)償后 PSRR在低頻100 Hz為 －70.6 dB，10 kHz為 －63.36 dB。當(dāng)電源電壓在0～3 V范圍內(nèi)變化，輸出基準(zhǔn)電壓與電源電壓關(guān)系如圖9所示?；鶞?zhǔn)電路通過(guò)高階補(bǔ)償技術(shù)補(bǔ)償后，電源電壓不到2 V時(shí)即開(kāi)始工作。tt模型下，當(dāng)電源電壓在2～3 V范圍內(nèi)變化時(shí)，其電壓值波動(dòng)為3 mV/V。

4 結(jié)束語(yǔ)

提出了一種新的電壓基準(zhǔn)高階補(bǔ)償方法。采用分段補(bǔ)償控制，利用輸出支路內(nèi)部自適應(yīng)負(fù)反饋控制，通過(guò)在低溫段和高溫段分別注入或分流不同溫度系數(shù)的電流，將一階線性補(bǔ)償?shù)膯畏鍢O值變?yōu)槎喾鍢O值，將輸出電壓的變化范圍降低到幾十μV量級(jí)。與傳統(tǒng)的高階補(bǔ)償基準(zhǔn)電路相比，新的自適應(yīng)高階補(bǔ)償結(jié)構(gòu)對(duì)溫度系數(shù)的改善十分明顯。基于CSMC 0.35 μm CMOS工藝的仿真結(jié)果表明，經(jīng)優(yōu)化后的高階補(bǔ)償，3 V工作電壓下，電壓?；鶞?zhǔn)在－40～125℃溫區(qū)范圍內(nèi)輸出電壓變化幅度只有3 mV，溫度系數(shù)僅為2.84×10－6/℃，功耗低，在高精度低成本方面具有明顯的技術(shù)優(yōu)勢(shì)。

［1］PAUL R G，PAUL J H，STEPHEN H L.Analysis and design of ananlog integrated circuits［M］.4th Edition.Beijing:High Education Press，2005.

［2］LI Yan，WU Jin，HUANG Zhiqi.A Sub －1 × 10－6/℃ high－order curvature － compensated bandgap reference［J］.IEEE APCCAS，2008，30(6):1204 －1207.

［3］LEUNG K N，MOK K T.A sub－1－V 15×10－6/℃ CMOS bandgap voltage reference without requiring low threshold voltage device［J］.IEEE J.Solid － State Circuits，2002，37(4):526－530.

［4］LI Jinghu，WANG Yongsheng，YU Mingyan.A novel piecewise curvature corrected CMOS bandgap reference［C］.Mexico:IEEE Proceedings of the 7th International Caribbean Conference on Devices，Circuits and Systems，2008:1 － 5.

［5］HUANG Shizhen，LIN Wei，CHEN Wangsheng.A design of high PSRR CMOS voltage reference based on subthreshold MOSFETs［C］.Korea:IEEE Conference on Industrial Electronics and Applications，2008:2495 －2498.

［6］CHENG Dongfang，LI Xiaohui，ZHANG Jue.A dual－ output voltage reference for high－accuracy pipelined ADC［C］.Japan:IEEE，ICEPT －HDP，2008:1 －4.

［7］JIANG T，YANG H Z.Bandgap reference design by means of multiple point curvature compensation ［J］.Chinese Journal of Semiconductors，2007，28(4):490－495.

Design of a Low Temperature Float High Precision CMOS Bandgap Reference

WANG Yuxing1，CAO Xiaojun1，JIANG Shengyu2，WU Jin3
(1.Suntech V College，Wuxi College of Science and Technology，Wuxi 214028，China;2.Manufacturing Technology Division，Hynix Semiconductor China Ltd，Wuxi 214028，China;3.Wuxi Campus，Southeast University，Wuxi 214135，China)

Based on the basic principles of linear segmented compensation and the output branch structure of the internal temperature of negative feedback，this paper proposes a novel structure which is simple and adapts to high order compensation methods of different opening directions.It also designs a low temperature float high precision voltage reference circuit based on the current mirror structure.Simulation by the CSMC 0.35 μm CMOS process indicates this bandgap reference can reach a temperature coefficient of 2.84℃ from －40 to125℃.PSRR can reach－70.6 dB and －63.36 dB at 100 Hz and 10 kHz PSRR，respectively.When the power supply voltage is in the range 2～3 V，the voltage fluctuation value is 3 mV/V.The proposed BGR has good overall performance.

CMOS bandgap reference;low voltage;curvature compensation;temperature coefficient

TN432

A

1007－7820(2012)08－006－04

2012-03-12

王宇星(1980—)，女，碩士，講師。研究方向:數(shù)?；旌螴C設(shè)計(jì)。姜盛瑜(1979—)，男，工程師。研究方向:器件工藝設(shè)計(jì)。吳金(1965—)，男，教授。研究方向:模擬，數(shù)?；旌霞呻娐吩O(shè)計(jì)。